[发明专利]一种提高14443缓存利用率的设计方法和电路在审
| 申请号： | 201610741478.9 | 申请日： | 2016-08-26 |
| 公开（公告）号： | CN106372287A | 公开（公告）日： | 2017-02-01 |
| 发明（设计）人： | 毕波;崔浩林;马哲 | 申请（专利权）人： | 北京中电华大电子设计有限责任公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 102209 北京市昌平区北七家未*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种提高ISO/IEC14443缓存利用率的设计方法和电路，本发明是利用小容量(如256byte、512byte、1Kbyte等)的解码数据buffer去实现ISO/IEC 14443‑2011中超高波特率的最大数据传输量可以达到4Kbyte的解码，本发明通过复用系统中原有的非易失性存储器(如EEPROM、FLASH、FRAM、MRAM、OUM等)对ISO/IEC 14443‑2011协议中超高波特率解码的大数据量数据进行转存处理，从而大大降低因需传输ISO/IEC 14443‑2011中超高波特率解码中的大数据量的数据而需要的解码数据buffer的容量，提高了解码数据buffer的利用率，减小了芯片的面积。 | ||
| 搜索关键词： | 一种 提高 14443 缓存 利用率 设计 方法 电路 | ||
【主权项】：
一种提高ISO/IEC14443缓存利用率的设计方法和电路，所述系统包括用于解码数据buffer模块、非易失性存储器buffer、用于存放数据的非易失性存储器、用于控制逻辑生成的控制模块和用于数据存取路径选择的选择模块：所述系统的核心是复用系统中原有的非易失性存储模块去完成ISO/IEC14443‑2011协议下解码应用中通过低容量的解码数据buffer模块去处理大数据量的超高波特率的解码，进而提高了解码数据buffer模块的利用率；所述系统中的一个关键点是解码数据buffer容量的确定；所述系统的转存操作是由控制模块进行控制；所述系统的解码数据的存取位置是由选择模块进行控制。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京中电华大电子设计有限责任公司，未经北京中电华大电子设计有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610741478.9/，转载请声明来源钻瓜专利网。
- 上一篇：管型基础结构及其施工方法
- 下一篇：可更换锚栓的预应力筒型基础
