[发明专利]集成多输出封装件及制造方法有效
| 申请号： | 201610784041.3 | 申请日： | 2016-08-31 |
| 公开（公告）号： | CN106548948B | 公开（公告）日： | 2020-01-14 |
| 发明（设计）人： | 余振华;余国宠;蔡豪益;郭庭豪 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/56;H01L23/367 |
| 代理公司： | 11409 北京德恒律治知识产权代理有限公司 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施例提供了一种方法，包括从第一器件管芯的第一导电焊盘形成贯通道。第一导电焊盘位于第一器件管芯的顶面处。将第二器件管芯附着至第一器件管芯的顶面。第二器件管芯具有表面导电部件。将第二器件管芯和贯通道包封在包封材料中。平坦化包封材料以露出贯通道和表面导电部件。再分布线形成在贯通道和表面导电部件上方并且电耦合至贯通道和表面导电部件。本发明的实施例还提供了集成多输出封装件及制造方法。 | ||
| 搜索关键词： | 集成 输出 封装 制造 方法 | ||
【主权项】：
1.一种制造集成多输出封装件的方法，包括：/n从第一器件管芯的第一导电焊盘和第二器件管芯的第二导电焊盘形成贯通道，其中，所述第一导电焊盘位于所述第一器件管芯的顶面处，所述第二导电焊盘位于所述第二器件管芯的顶面处；/n将第三器件管芯附着至所述第一器件管芯的顶面，其中，所述第三器件管芯包括表面导电部件；/n将所述第三器件管芯和所述贯通道包封在包封材料中，所述第一器件管芯和所述第二器件管芯位于同一层级并且彼此间隔开；/n平坦化所述包封材料以露出所述贯通道和所述表面导电部件；以及/n形成位于所述贯通道和所述表面导电部件上方并且电耦合至所述贯通道和所述表面导电部件的再分布线，/n其中，在所述再分布线连接的所有器件管芯的总占用面积未超出所述再分布线的与所有输出的电连接件连接所需面积情况下，所述第三器件管芯相对于所述第一器件管芯部分地偏移，以使相对于所述第三器件管芯而言所述第一器件管芯的一端呈现为伸出端而另一端呈现为缩进端，所述伸出端设置有与所述再分布线电连接的所述第一导电焊盘。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610784041.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
