[发明专利]一种检测连接栅极的首层金属块刻蚀不足缺陷的方法在审
| 申请号： | 201610804779.1 | 申请日： | 2016-09-06 |
| 公开（公告）号： | CN106298572A | 公开（公告）日： | 2017-01-04 |
| 发明（设计）人： | 范荣伟;陈宏璘;龙吟;顾晓芳 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙)31275 | 代理人： | 吴世华,陈慧弘 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种在线检测多晶硅栅的首层金属块刻蚀不足缺陷的方法，其包括：在测试模块区域建立多晶硅测试模块的图形，多晶硅测试模块的图形工艺包括有源区图形工艺、多晶硅栅图形工艺、接触孔图形工艺和首层金属互连层图形工艺的形成，其中，有源区图形、接触孔图形和首层金属互连层图形的结构与连接状况，采用与被检测产品相同的SRAM结构和连接状况；在测试模块区域通过调整多晶硅栅图形以及离子注入工艺使所有接触孔变成导通状况；在进行晶圆流片到金属互连层填金属并平坦化步骤后，应用电子束缺陷扫描仪进行检测。 | ||
| 搜索关键词： | 一种 检测 连接 栅极 金属 刻蚀 不足 缺陷 方法 | ||
【主权项】：
一种在线检测多晶硅栅的首层金属块刻蚀不足缺陷的方法，其特征在于，包括：步骤S1：在测试模块区域建立多晶硅测试模块的图形，所述多晶硅测试模块的图形工艺包括有源区图形工艺、多晶硅栅图形工艺、接触孔图形工艺和首层金属互连层图形工艺的形成，其中，所述有源区图形、接触孔图形和首层金属互连层图形的结构与连接状况，采用与被检测产品相同的SRAM结构和连接状况；步骤S2在测试模块区域通过调整多晶硅栅图形以及通过离子注入工艺使所有接触孔变成导通状况；步骤S3：在进行晶圆流片到所述金属互连层填金属并平坦化步骤后，应用电子束缺陷扫描仪进行检测。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610804779.1/，转载请声明来源钻瓜专利网。
- 上一篇：板桩（3）
- 下一篇：端盖（YD‑LLG）
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
