[发明专利]一种实现存储器扩展的逻辑电路设计方法有效
| 申请号： | 201610806548.4 | 申请日： | 2016-09-06 |
| 公开（公告）号： | CN106250661B | 公开（公告）日： | 2019-05-21 |
| 发明（设计）人： | 张云哲;耿嘉;樊平 | 申请（专利权）人： | 京微齐力（北京）科技有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京亿腾知识产权代理事务所(普通合伙) 11309 | 代理人： | 陈霁 |
| 地址： | 100083 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种实现存储器扩展的逻辑电路设计方法，所述方法包括：根据第一存储器的第一地址总线宽度和所要扩展的地址总线的总宽度，确定地址总线的总宽度中除第一地址总线的宽度之外需要扩展的第二地址总线的宽度；根据第二地址总线的宽度，确定所要扩展的除第一存储器之外的存储器的个数；根据第二地址总线输入的地址信号，确定包括第一存储器在内的所有存储器的使能信号；根据使能信号，选择所有存储器中的一个存储器执行工作。本申请文件中，用户可以根据实际需要，增加至少两位地址总线，通过译码实现将两位地址总线译码为多个存储器的使能信号，控制多个存储器中一个工作，由此实现存储器的扩展，利用该方法，可以实现任意个存储器扩展，更加方便用户使用。 | ||
| 搜索关键词： | 一种 实现 存储器 扩展 逻辑 电路设计 方法 | ||
【主权项】：
1.一种实现存储器扩展的逻辑电路设计方法，所述方法应用于现场可编程门阵列FPGA的综合优化阶段，其特征在于，所述方法包括：根据第一存储器的第一地址总线宽度和所要扩展的地址总线的总宽度，确定所述地址总线的总宽度中除所述第一地址总线的宽度之外需要扩展的第二地址总线的宽度；设所述第二地址总线的宽度为X，则需要增加X根地址总线，当X个地址总线同时工作时，可以输出2X种地址总线信号，所述2X种地址总线信号分别作为2X块存储器的使能信号，所述2X块存储器中包括第一存储器，还包括所要扩展的除所述第一存储器之外的2X‑1个存储器；根据所述第二地址总线输入的地址信号，确定包括所述第一存储器在内的所有存储器的使能信号；根据所述使能信号，选择所述所有存储器中的一个存储器执行工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微齐力（北京）科技有限公司，未经京微齐力（北京）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610806548.4/，转载请声明来源钻瓜专利网。
