[发明专利]基于FPGA的动态可重构硬件加速方法及系统有效
| 申请号： | 201610824310.4 | 申请日： | 2016-09-14 |
| 公开（公告）号： | CN106648883B | 公开（公告）日： | 2020-02-04 |
| 发明（设计）人： | 牛昕宇 | 申请（专利权）人： | 深圳鲲云信息科技有限公司 |
| 主分类号： | G06F9/50 | 分类号： | G06F9/50 |
| 代理公司： | 31219 上海光华专利事务所(普通合伙) | 代理人： | 徐秋平 |
| 地址： | 518000 广东省深圳市福田区福*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供基于FPGA的动态可重构硬件加速方法及系统，包括：提取应用程序的可重构数据流图，对于函数层数据流图中的每个函数节点，从其中的起始运算节点起，计算其余各个运算节点的运算起始时间和运算结束时间，据以计算每个函数节点的运算起始时间和运算结束时间；根据每个函数节点的运算结束时间，在不改变各函数节点间原本的数据依赖的基础上，将所述函数层数据流图重新分层，令每层包括按照函数节点内运算时间分开排序时在同一等级的电路；将拥有相同函数功能的函数层合并为同一函数层，合并后的各函数层依照预设规则结合，每个结合后的函数层成为一个独立的配置层，同一配置层中的函数并行运行，由此提升FPGA的运算速度。 | ||
| 搜索关键词： | 基于 fpga 动态 可重构 硬件加速 方法 系统 | ||
【主权项】：
1.一种基于FPGA的动态可重构硬件加速方法，其特征在于，包括：/n提取应用程序的可重构数据流图，所述可重构数据流图包括：含有多个函数节点的函数层数据流图、及由每个所述函数节点所含有的多个运算节点所构成的电路层数据流图；/n对于每个函数节点，从其中的起始运算节点起，计算其余各个运算节点的运算起始时间和运算结束时间，据以计算每个函数节点的运算起始时间和运算结束时间；/n在不改变各函数节点间原本的数据依赖的基础上，将所述函数层数据流图重新分层，每层包括按照函数节点内运算时间分开排序时在同一等级的电路；/n将拥有相同函数功能的函数层合并为同一函数层，合并后的各函数层依照预设规则结合，每个结合后的函数层成为一个独立的配置层，同一配置层中的函数并行运行。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳鲲云信息科技有限公司，未经深圳鲲云信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610824310.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种改进的异构多核任务调度的方法
- 下一篇：剪贴板中内容的生成方法及装置
