[发明专利]一种集成芯片的制作方法有效
| 申请号： | 201610826177.6 | 申请日： | 2016-09-14 |
| 公开（公告）号： | CN106407556B | 公开（公告）日： | 2019-04-30 |
| 发明（设计）人： | 王林飞;刘海南;罗家俊;韩郑生;张宏远 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;H03K19/0185 |
| 代理公司： | 北京华沛德权律师事务所 11302 | 代理人： | 房德权 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种集成芯片的制作方法，包括：将目标器件分解成N个第一小器件；将目标器件与M个第二小器件串联或并联；通过两个MOS管的通断来控制是否接入第一小器件或第二小器件；将译码器的输出端与两个MOS管中的第一栅极相连，两个MOS管中的第二栅极与控制端口相连；通过对译码器的输入端口施加不同的电平控制译码器的输出端输出不同的电平信号，控制MOS管的通断以控制各第一小器件或各第二小器件的接入来调节目标器件的大小，并确定目标器件的最终大小；芯片封装时，根据最终大小对应的端口电平高低对端口进行固定电位。通过上述技术方案解决了现有技术中集成芯片调修效率低下、开发成本增加的技术问题。 | ||
| 搜索关键词： | 一种 集成 芯片 制作方法 | ||
【主权项】：
1.一种集成芯片的制作方法，其特征在于，包括：将目标器件分解成N个第一小器件，每个第一小器件与两个MOS管串联或并联，N为大于1的整数；将目标器件与M个第二小器件串联或并联，每个第二小器件与两个MOS管串联或并联，M为大于1的整数；所述两个MOS管的通断用于控制是否接入对应小器件，所述第一小器件或所述第二小器件包含：MOS管、电阻、电容或电感；将译码器的输出端与所述两个MOS管中的第一栅极相连，所述两个MOS管中的第二栅极与控制端口相连，所述译码器的输出端的输出信号用于控制所述两个MOS管的通断；通过对所述译码器的输入端口施加不同的电平控制所述译码器的输出端输出不同的电平信号，控制各所述第一小器件或各所述第二小器件的接入来调节所述目标器件的大小，并确定所述目标器件的最终大小；芯片封装时，根据所述最终大小对应的所述译码器的输入端口和所述控制端口的电平高低对所述译码器的输入端口和所述控制端口进行固定电位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610826177.6/，转载请声明来源钻瓜专利网。
