[发明专利]阵列处理器中簇内存储并行访问局部优先交换电路

摘要

阵列处理器中簇内存储并行访问局部优先交换电路主要适用于阵列处理器中簇内分布式存储结构的数据并行访问功能，属于集成电路设计技术领域。目的在于通过多级交换结构及局部优先访问策略，降低存储访问延迟、提高访问带宽、提高资源利用率。本设计采用“局部交换+全局交换+局部交换”的三级交换结构，实现了4*4阵列处理器对16个分布式存储块的并行访问，提高了局部数据访问的并行性、降低了全局访问延迟、简化了存储结构。

主权项

1.一种簇内存储并行访问局部优先交换电路，由16个判断模块、16个仲裁模块、4个局部交换单元、1个全局交换单元构成，其特征在于：判断模块接收来自簇内16个处理单元的存储访问请求信号及相应的地址、数据信息，对当前请求类型进行译码，并且根据请求的地址信息，产生本地读/写请求信号及相应的地址、数据信息送给仲裁模块，或者产生外部读/写请求信号及相应的地址信息送给局部交换单元，同时根据接收到的外部请求响应信号和当前请求类型产生输出给处理器的请求响应信号；所述仲裁模块根据接收到的来自所述判断模块的本地读/写请求及来自所述局部交换单元的外部读/写请求，产生输出到本地存储块的读/写请求信号及相应的地址、数据信息，并将产生的响应信号送给所述局部交换单元；当所述本地写请求和所述外部写请求同时到达时，优先响应所述本地写请求，同样当所述本地读请求和所述外部读请求同时到达时，优先响应所述本地读请求；所述局部交换单元接收来自2*2局部阵列中4个所述判断模块和所述全局交换单元产生的访问存储块的读/写请求信号及相应的地址、数据信息，并根据访问地址信息按照轮询算法进行仲裁，将接收到的请求信号及相关地址、数据信息发送给目的仲裁模块或者全局交换单元，并产生相应的响应信号；所述全局交换单元接收来自4个所述局部交换单元产生的访问存储块的读/写请求信号，并根据访问地址信息进行仲裁，将接收到的请求信号发送给目的局部交换单元，并产生相应的响应信号；其中，每个所述处理单元包含一个判断模块和一个仲裁模块。