[发明专利]形成具有改善的台阶覆盖的SiC沟槽的方法在审
| 申请号： | 201610847669.3 | 申请日： | 2016-09-23 |
| 公开（公告）号： | CN107039248A | 公开（公告）日： | 2017-08-11 |
| 发明（设计）人： | 郑垠植;金禹泽;杨昌宪;朴兌洙;金起贤;尹胜腹;朴镕浦 | 申请（专利权）人： | 美普森半导体公司（股） |
| 主分类号： | H01L21/04 | 分类号： | H01L21/04 |
| 代理公司： | 北京律诚同业知识产权代理有限公司11006 | 代理人： | 徐金国,钟强 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据本发明的一方面，一种形成具有改善的台阶覆盖的SiC功率半导体的沟槽的方法，包括通过在高浓度半导体基板层之上形成的外延层之上注入第一杂质离子而形成第二浓度层；在所述第二浓度层之上形成SiO2层；在所述SiO2层之上形成PR掩模图案，所述PR掩模图案具有为沟槽的形成而设计的图案；利用所述PR掩模图案通过蚀刻所述SiO2层形成SiO2掩模图案；移除蚀刻所述SiO2层之后残留的所述PR掩模图案；和利用所述SiO2掩模图案通过干法蚀刻包括所述第二浓度层的所述外延层而形成所述沟槽。 | ||
| 搜索关键词： | 形成 具有 改善 台阶 覆盖 sic 沟槽 方法 | ||
【主权项】：
一种形成具有改善的台阶覆盖的SiC功率半导体的沟槽的方法，包括：通过在高浓度半导体基板层之上形成的外延层之上注入第一杂质离子而形成第二浓度层；在所述第二浓度层之上形成SiO2层；在所述SiO2层之上形成PR掩模图案，所述PR掩模图案具有为沟槽的形成而设计的图案；利用所述PR掩模图案通过蚀刻所述SiO2层形成SiO2掩模图案；移除蚀刻所述SiO2层之后残留的所述PR掩模图案；和利用所述SiO2掩模图案通过干法蚀刻包括所述第二浓度层的所述外延层而形成所述沟槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美普森半导体公司（股），未经美普森半导体公司（股）许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610847669.3/，转载请声明来源钻瓜专利网。
- 上一篇：用于制造半导体器件的方法和系统
- 下一篇：形成栅极的方法和FINFET
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
