[发明专利]基于分段技术的硅微动调陀螺仪高精度数字闭环检测电路

摘要

本发明公开一种基于分段技术的硅微动调陀螺仪高精度数字闭环检测电路，包括硅微动调陀螺仪的两组力矩反馈电极，两组信号敏感电极，以及两组闭环控制电路组成。每组闭环控制电路包括检测接口模拟处理电路、AD采样电路、FPGA控制算法、DA输出接口电路、直接数字式频率合成器。该硅微动调陀螺仪高精度数字闭环检测电路具有数字化控制和输出的优点，便于与外设接口相连；四路级联放大电路和AD采样电路的配合使用，拓宽了AD的采样范围，有益于提升对微弱信号的检测精度；DA输入信号的分级放大操作有益于充分发挥高精度DA的输出精度；控制算法在FPGA内实现，具有集成度高，体积小，功耗低等优点。

主权项

1.一种基于分段技术的硅微动调陀螺仪高精度数字闭环检测电路，其特征在于：包括硅微动调陀螺仪（2）的第一力矩反馈电极（Ad）、第二力矩反馈电极（Bd）、第一信号敏感电极（As）、第二信号敏感电极（Bs）、第一闭环控制电路、第二闭环控制电路和直流升压模块（1）；第一信号敏感电极（As）的输出作为第一闭环控制电路的输入，第一闭环控制电路的输出作为第一力矩反馈电极（Ad）的输入；第二信号敏感电极（Bs）的输出作为第二闭环控制电路的输入，第二闭环控制电路的输出作为第二力矩反馈电极（Bd）的输入；直流升压模块（1）的输出分别作为第一力矩反馈电极（Ad）和第二力矩反馈电极（Bd）的输入；其中，第一闭环控制电路包括第一检测接口模拟处理电路（3）、第一AD采样电路（4）、第一FPGA控制算法（5）、第一DA输出接口电路（6）和第一直接数字式频率合成器（7），第一信号敏感电极（As）的输出作为第一检测接口模拟处理电路（3）的输入，第一检测接口模拟处理电路（3）的输出作为第一AD采样电路（4）的输入，第一AD采样电路（4）的输出经过第一FPGA控制算法（5）作为第一DA输出接口电路（6）和第一直接数字式频率合成器（7）的输入，第一DA输出接口电路（6）和第一直接数字式频率合成器（7）的输出均作为第一力矩反馈电极（Ad）的输入，第一直接数字式频率合成器（7）的输出还作为第一检测接口模拟处理电路（3）的输入；第二闭环控制电路包括第二检测接口模拟处理电路（8）、第二AD采样电路（9）、第二FPGA控制算法（10）、第二DA输出接口电路（11）和第二直接数字式频率合成器（12），第二信号敏感电极（Bs）的输出作为第二检测接口模拟处理电路（8）的输入，第二检测接口模拟处理电路（8）的输出作为第二AD采样电路（9）的输入，第二AD采样电路（9）的输出经过第二FPGA控制算法（10）作为第二DA输出接口电路（11）和第二直接数字式频率合成器（12）的输入，第二DA输出接口电路（11）和第二直接数字式频率合成器（12）的输出均作为第二力矩反馈电极（Bd）的输入，第二直接数字式频率合成器（12）的输出还作为第二检测接口模拟处理电路（8）的输入；第一AD采样电路（4）使用四路级联AD采样，单路采样回路包括第一信号放大模块一（22）、第一信号放大模块二（25）、第一信号放大模块三（28）、第一信号放大模块四（31）、第一偏置电路一（23）、第一偏置电路二（26）、第一偏置电路三（29）、第一偏置电路四（32）、第一AD芯片一（24）、第一AD芯片二（27）、第一AD芯片三（30）和第一AD芯片四（33），第一信号放大模块一（22）、第一信号放大模块二（25）、第一信号放大模块三（28）和第一信号放大模块四（31）依次顺序相连，实现对输入信号的级联放大，每级放大倍数固定为E，E>2；第一信号放大模块一（22）、第一偏置电路一（23）、第一AD芯片一（24）和第一AD信号调理模块（17）顺序相接；第一信号放大模块二（25）、第一偏置电路二（26）、第一AD芯片二（27）和第一AD信号调理模块（17）顺序相接；第一信号放大模块三（28）、第一偏置电路三（29）、第一AD芯片三（30）和第一AD信号调理模块（17）顺序相接；第一信号放大模块四（31）、第一偏置电路四（32）、第一AD芯片四（33） 和第一AD信号调理模块（17）顺序相接；第一低通滤波器（16）的输出作为第一信号放大模块一（22）的输入；第二AD采样电路（9）使用四路级联AD采样，单路采样回路包括第二信号放大模块一、第二信号放大模块二、第二信号放大模块三、第二信号放大模块四、第二偏置电路一、第二偏置电路二、第二偏置电路三、第二偏置电路四、第二AD芯片一、第二AD芯片二、第二AD芯片三和第二AD芯片四，第二信号放大模块一、第二信号放大模块二、第二信号放大模块三和第二信号放大模块四依次顺序相连，实现对输入信号的级联放大，每级放大倍数固定为E，E>2；第二信号放大模块一、第二偏置电路一、第二AD芯片一和第二AD信号调理模块顺序相接；第二信号放大模块二、第二偏置电路二、第二AD芯片二和第二AD信号调理模块顺序相接；第二信号放大模块三、第二偏置电路三、第二AD芯片三和第二AD信号调理模块顺序相接；第二信号放大模块四、第二偏置电路四、第二AD芯片四和第二AD信号调理模块顺序相接；第二低通滤波器的输出作为第二信号放大模块一的输入。