[发明专利]一种具有强不等差错保护的Turbo码删余方案设计方法

摘要

本发明公开了一种具有强不等差错保护的Turbo码删余方案设计方法，首先基于交织器的长度构造基本删余序列，然后根据交织器的长度和实际要求的码率对基本删余序列进行修改，使得修改后的删余序列的长度和码率等于实际要求的长度和码率，则第一路校验序列的删余序列形成；根据第一路校验序列的删余序列构造第二路校验序列的删余序列，最终组成Turbo码的删余矩阵。本发明能够保证信息序列前段的误比特率曲线具有较强保护能力，同时有效改善信息序列后段误比特率曲线的恶化程度，大大增强了Turbo码的不等差错保护特性。

主权项

一种具有强不等差错保护的Turbo码删余方案设计方法，其特征在于，包括以下步骤：A、基于交织器的长度计算参数k的取值，将交织器的长度记为L，则k为正整数且满足以下不等式：2k(k+1)+2k+1‑1≤L≤2k+1(k+2)+2k+2‑1；利用参数k构建第一路校验序列的基本删余序列，其组成结构如下所示：第一路校验序列的基本删余序列由k+1组数字序列构成，每组数字序列由若干个单元构成，每个单元又由若干个“1”加上末尾的一个“0”构成，上式中最下面一行表示的是对应数字序列中单元的个数，中间一行表示的是对应单元中“1”的个数，最上面一行“1”表示第一路校验序列中对应位置上的码元被保留，而“0”表示第一路校验序列中对应位置上的码元被删除；B、将第一路校验序列的基本删余序列中“1”的个数记为l11，“0”的个数记为l10，则l11＝(k+1)×2k；l10＝2k+1‑1；将第一路校验序列的基本删余序列的长度记为L1，则L1＝l11+l10＝2k(k+1)+2k+1‑1；将第一路校验序列的基本删余序列的基本码率记为rate1，则rate1=l11l11+l10=2k(k+1)2k(k+1)+2k+1-1;]]>将Turbo码的码率记为Rate，Rate≥1/2，当L＝L1并且rate1＝Rate时，进入步骤C，当L≠L1或者rate1≠Rate时，进入步骤D；C、针对第一路校验序列的基本删余序列，将每个单元中的第一个“1”和末尾的“0”互换，即得到第二路校验序列的基本删余序列，如下所示：将第一路校验序列的基本删余序列作为第一行，第二路校验序列的基本删余序列作为第二行，即构成Turbo码的删余矩阵，设计完成；D、向第一路校验序列的基本删余序列中添加“1”和“0”，得到第一路校验序列的删余序列，具体步骤为：将第一路校验序列的删余序列中“1”的个数记为l′11，则码率Rate为Rate=LL+2×l11′;]]>由上式可以得出l11′=L(1-Rate)2Rate;]]>将向第一路校验序列的基本删余序列中添加的“1”的个数记为l″11，则l11′′=l11′-l11=L×(1-Rate)2×Rate-(k+1)×2k;]]>如果l′11‑l11≥0，则直接进入步骤E，如果l′11‑l11＜0，则减小正整数k并对k取使l′11‑l11≥0的最大值，根据最新取得的k值修改第一路校验序列的基本删余序列，并更新第一路校验序列的基本删余序列中“1”的个数l11和“0”的个数l10，然后进入步骤E；E、将第一路校验序列的删余序列中“0”的个数记为l′10，则l10′=L-l11′=L-L×(1-Rate)2×Rate=L×3Rate-12Rate;]]>将向第一路校验序列的基本删余序列中添加的“0”的个数记为l″10，则l″10＝l′10‑l10；如果l″10＝l″11，则将l″10组”10”添加到第一路校验序列的基本删余序列的尾部，得到第一路校验序列的删余序列；如果l″10＞l″11，则将l″11组”10”添加到第一路校验序列的基本删余序列的尾部，然后再添加l″10‑l″11个“0”，得到第一路校验序列的删余序列；如果l″10＜l″11，则将l″10组”10”添加到第一路校验序列的基本删余序列的尾部，然后再添加l″11‑l″10个“1”，得到第一路校验序列的删余序列；F、针对第一路校验序列的删余序列，将第一路校验序列的基本删余序列的每个单元中的第一个“1”和末尾的“0”互换，即得到第二路校验序列的删余序列，将第一路校验序列的删余序列作为第一行，第二路校验序列的删余序列作为第二行，即构成Turbo码的删余矩阵，设计完成。