[发明专利]耗尽型栅极衬底凸出的P型MOS管的制造方法在审
申请号: | 201610875060.7 | 申请日: | 2016-09-30 |
公开(公告)号: | CN106298543A | 公开(公告)日: | 2017-01-04 |
发明(设计)人: | 吕耀安 | 申请(专利权)人: | 无锡宏纳科技有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 无锡华源专利商标事务所(普通合伙)32228 | 代理人: | 聂汉钦 |
地址: | 214000 江苏省无锡市新区清源路*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种耗尽型栅极衬底凸出的P型MOS管的制作方法,包括:在晶圆上之上进行磷离子注入过程,形成N型掺杂的硅衬底;进行浅槽隔离工艺;进行栅衬底凸出部分的刻蚀过程;进行P型掺杂层的注入,此步骤的注入过程形成超浅结,注入硼离子。生长多晶硅栅;形成侧墙;进行源、漏注入工艺;在本发明所述的方法生长的结构中,栅极的衬底向上凸出,可于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流,也可以大幅缩短晶体管的闸长。且本发明增加了连接源区和漏区的掺杂层,使得P型掺杂的源区和漏区更易导通。 | ||
搜索关键词: | 耗尽 栅极 衬底 凸出 mos 制造 方法 | ||
【主权项】:
一种耗尽型栅极衬底凸出的P型MOS管的制造方法,其特征在于,包括以下步骤:步骤1、在晶圆上之上进行磷离子注入过程,形成N型掺杂的硅衬底;步骤2、进行浅槽隔离工艺,刻蚀隔离槽,之后再隔离槽之内进行氧化物填充过程,最后进行氧化物平坦化的过程;步骤3、进行栅衬底凸出部分的刻蚀过程;首先在步骤2所得到的结构上,生长一层N型掺杂的硅,其高度与栅衬底凸出部分的高度相等;之后通过光刻胶将栅衬底部分覆盖;最后通过刻蚀技术,将除光刻胶之外的地方刻蚀;步骤4、进行P型掺杂层的注入,在栅衬底凸出部分之下注入硼离子,形成P型掺杂的超浅结;步骤5、生长多晶硅栅;首先生长栅氧化层,之后沉积多晶硅,并通过光科技术将多晶硅栅部分覆盖,最后通过刻蚀技术,将除光刻胶之外的地方刻蚀;步骤6、形成侧墙;首先沉积一层二氧化硅,之后使用干法离子刻蚀技术除掉除去侧墙部分之外的二氧化硅;步骤7、进行源、漏注入工艺;注入硼离子,形成源极和漏极的P型掺杂区域,且漏极和源极都与P型掺杂层相连通。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡宏纳科技有限公司,未经无锡宏纳科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610875060.7/,转载请声明来源钻瓜专利网。
- 上一篇:门窗型材(下滑C9802M)
- 下一篇:门窗型材(花边YSM69)
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造