[发明专利]存储器单元器件及其制造方法

摘要

本发明公开了一种存储器单元器件，包括：栅极ONO层，栅电极材料层和侧墙，源区和漏区分别和对应的侧墙自对准，栅电极材料层和两侧的源漏区完全没有交叠；沟道区包括被栅电极材料层覆盖的栅控沟道区和栅控沟道区两侧的导通沟道区；导通沟道区和对应的源区或漏区相交叠并用于实现栅控沟道区的沟道和源漏区之间的连接；通过调节源区和漏区之间的间距和栅电极材料层的宽度的比值以及导通沟道区的导通电阻来增加存储器单元器件的抗漏极干扰能力。本发明还公开了一种存储器单元器件的制造方法。本发明能极大地改善漏极干扰，并且能保证存储器件的编程、擦除、读的操作的特性基本不变，能不改变单元器件的面积。

主权项

1.一种存储器单元器件，其特征在于，存储器单元器件的存储管包括：栅极ONO层，由形成于第一导电类型掺杂的半导体衬底表面的底部氧化层、中间氮化层和顶部氧化层叠加形成；在所述栅极ONO层的表面形成有栅电极材料层和侧墙，所述侧墙位于所述栅电极材料层的两侧面；在所述栅电极材料层的两侧的所述侧墙外的所述半导体衬底表面形成有源区和漏区，所述源区和所述漏区分别和对应的所述侧墙自对准，所述源区和所述漏区都由第二导电类型重掺杂区组成；在从所述源区到所述漏区的方向上，所述栅电极材料层的宽度小于所述源区和所述漏区之间的间距，所述栅电极材料层和两侧的所述源区和所述漏区完全没有交叠；所述源区和所述漏区之间形成有沟道区，所述沟道区包括被所述栅电极材料层覆盖的栅控沟道区和位于所述栅控沟道区两侧的导通沟道区；所述导通沟道区具有第二导电掺杂类型掺杂，所述导通沟道区的掺杂浓度小于所述源区或所述漏区的掺杂浓度，所述导通沟道区的结深小于所述源区或所述漏区的结深；所述导通沟道区和对应的所述源区或所述漏区相交叠并用于实现所述栅控沟道区的沟道和所述源区或所述漏区之间的连接；通过增加所述源区和所述漏区之间的间距和所述栅电极材料层的宽度的比值以及增加所述导通沟道区的导通电阻来增加存储器单元器件的抗漏极干扰能力。