[发明专利]一种高速SOI‑LIGBT

摘要

本发明属于功率半导体技术领域，具体涉及一种高速SOI‑LIGBT。本发明相对于传统的LIGBT，新器件在P+集电区附近引入一个N+集电区，并通过多晶硅电阻区将N+集电区和集电极连接。新器件在关断时，N+集电区和多晶硅电阻区为存储在漂移区内的电子提供泄放通道，新器件的关断速度加快。本发明相对于传统的短路阳极LIGBT，P+集电区/N缓冲区二极管导通所需的电压主要取决于多晶硅电阻区上的压降。减小多晶硅电阻区的掺杂浓度或者尺寸即可控制器件进入双极模式，有效抑制Snapback效应。本发明的有益效果为，相对于传统LIGBT，本发明高速度、低关断损耗的优良性能；相比于传统的短路阳极‑LIGBT，本发明采用易于集成多晶硅电阻来抑制Snapback效应，工艺简单易行，且器件参数设计简单灵活。

主权项

一种高速SOI‑LIGBT，包括自下而上的P衬底(1)、绝缘介质埋层(2)和顶部半导体层；所述的顶部半导体层包括发射极结构、栅极结构、N漂移区(3)和集电极结构；所述的发射极结构包括P阱区(4)、N+发射区(5)和P+体接触区(6)，N+发射区(5)和P+体接触区(6)位于P阱区(4)上表面，且N+发射区(5)位于靠近N漂移区一侧，N+发射区(5)和P+体接触区(6)的共同引出端为发射极；所述的栅极结构包括栅氧化层(7)和覆盖在栅氧化层(7)上的栅多晶硅(8)，栅氧化层(7)位于P阱区(4)之上且两端分别与N+发射区(5)和N漂移区(3)有部分交叠，栅多晶硅(8)的引出端为栅电极；所述的集电极结构包括N缓冲区(9)、N+集电区(10)和位于N缓冲区(9)上表面的P+集电区(11)，以及位于顶部半导体层之上的绝缘层(12)和多晶硅电阻区(13)，N+集电区(10)位于远离发射极结构一侧，多晶硅电阻区(13)覆盖在绝缘层(12)之上；所述的多晶硅电阻区(13)一侧通过导电材料(14)与N+集电区(10)电气连接，另一侧和P+集电区(11)的共同引出端为集电极。