[发明专利]浮栅的制备方法有效
申请号: | 201610884653.X | 申请日: | 2016-10-10 |
公开(公告)号: | CN106384715B | 公开(公告)日: | 2019-02-01 |
发明(设计)人: | 曹子贵;黄浩 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L29/423 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种浮栅的制备方法,包括提供一基底,在基底上自下至上依次形成浮栅层及掩膜层;在浮栅层和掩膜层中形成一沟槽,并在沟槽的两内侧形成第一侧墙;去除掩膜层,暴露出浮栅层;在暴露的浮栅层的上表面形成一浮栅保护层;对浮栅保护层和浮栅层进行浮栅刻蚀工艺,保留第一侧墙下方的浮栅层,以形成浮栅;在浮栅刻蚀工艺的击穿步刻蚀中,击穿步刻蚀的时间等于刻蚀浮栅保护层的固定时间与刻蚀部分浮栅层的时间之和。本发明通过上述击穿步刻蚀可以防止因所述浮栅层的厚度偏厚而导致浮栅尖端过高的现象,确保后续形成稳定的浮栅尖端,保证闪存性能的良好。 | ||
搜索关键词: | 制备 方法 | ||
【主权项】:
1.一种浮栅的制备方法,其特征在于,包括:提供一基底,在所述基底上自下至上依次形成浮栅层及掩膜层;在所述浮栅层和所述掩膜层中形成一沟槽,并在所述沟槽的两内侧形成第一侧墙;去除所述掩膜层,暴露出所述浮栅层;在暴露的所述浮栅层的上表面形成一浮栅保护层;对所述浮栅保护层和浮栅层进行浮栅刻蚀工艺,保留所述第一侧墙下方的所述浮栅层,以形成浮栅;其中,所述浮栅刻蚀工艺包括:击穿步刻蚀,所述击穿步刻蚀的时间等于刻蚀所述浮栅保护层的固定时间与刻蚀部分所述浮栅层的时间之和。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610884653.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种实现快速锁线的端子座
- 下一篇:断电解锁装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造