[发明专利]一种高雪崩耐量的屏蔽栅功率晶体管及其制备方法在审

专利信息
申请号: 201610884867.7 申请日: 2016-10-11
公开(公告)号: CN106505106A 公开(公告)日: 2017-03-15
发明(设计)人: 孙伟锋;田野;杨卓;祝靖;陆生礼;时龙兴 申请(专利权)人: 东南大学;东南大学—无锡集成电路技术研究所
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L21/336
代理公司: 南京苏高专利商标事务所(普通合伙)32204 代理人: 柏尚春
地址: 210088 江苏*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种高雪崩耐量的屏蔽栅功率晶体管及其制备方法。该晶体管采用表面MOS结构,半导体外延层设置有沟槽,沟槽内壁生长有上薄下厚的阶梯状场氧化层,场氧化层内淀积有源极多晶硅,沟槽外围设置有P型体区,P型体区内设置有N+源极和P型半导体接触区,P型体区外围设置有N型JFET区,器件表面淀积有源极金属铝,并与外延层形成良好的欧姆接触。其制备方法包括外延生长步骤,JFET及P型体区离子注入步骤,沟槽刻蚀步骤,氧化层生长步骤,源极多晶硅淀积步骤,栅极多晶硅及栅极氧化层形成步骤,N+源极离子注入步骤,P型半导体接触区离子注入步骤及源极金属淀积步骤。根据本发明制备的屏蔽栅功率半导体晶体管雪崩耐量能力可提高27%以上。
搜索关键词: 一种 雪崩 屏蔽 功率 晶体管 及其 制备 方法
【主权项】:
一种高雪崩耐量的屏蔽栅功率半导体晶体管,包括:重掺杂N+型衬底(1),在重掺杂N+型衬底(1)上设有轻掺杂N‑型外延层(2),在轻掺杂N‑型外延层(2)的表面下方设有P型掺杂体区(4),在P型掺杂体区(4)上设有沟槽,所述沟槽穿过P型掺杂体区(4)并进入轻掺杂N‑型外延层(2),在沟槽内壁上设有一层场氧化层(5),在场氧化层(5)内填充有N型源极多晶硅(6),在场氧化层(5)的外围设有重掺杂N+源极(9),所述重掺杂N+源极(9)位于P型掺杂体区(4)内并位于P型掺杂体区(4)的表面,在重掺杂N+源极(9)及P型掺杂体区(4)上连接有源极金属(10),其特征在于,在重掺杂N+源极(9)与氧化层(5)之间设有由部分P型掺杂体区构成的P型半导体接触区(11);在轻掺杂N‑型外延层(2)的表面上方设有栅极多晶硅(8),所述栅极多晶硅(8)的一个边界位于重掺杂N+源极(9)的上方,并且,所述栅极多晶硅(8)被栅极氧化层(7)包裹;所述N型源极多晶硅(6)与源极金属(10)连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学;东南大学—无锡集成电路技术研究所,未经东南大学;东南大学—无锡集成电路技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610884867.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top