[发明专利]一种基于心动模型的复合有限域乘法器

摘要

本发明提出一种基于心动模型的复合有限域乘法装置，包括：输入端口，用于输入复合有限域的运算数、复合有限域的子域上选定的既约多项式、复合有限域上选定的既约多项式以及时钟信号；复合有限域乘法器，用于执行所述运算数在复合有限域上的乘法；子域乘法器及子域加法器，分别供复合有限域乘法器调用以执行所述运算数在子域上的乘法及加法；控制器，信号连接输入端口和复合有限域乘法器以控制复合有限域乘法器；以及输出端口，信号连接控制器以输出复合有限域乘法器所执行的乘法的运算结果。本发明采用基于心动模型的方法进行复合有限域的乘法，在进行复合有限域上的乘法方面相对于现有乘法器有着明显的速度优势，可广泛用于数学和工程领域。

主权项

1.一种基于心动模型的复合有限域乘法装置，其特征在于，包括：输入端口，用于输入复合有限域的运算数、所述复合有限域的子域上选定的第一既约多项式、所述复合有限域上选定的第二既约多项式以及时钟信号；复合有限域乘法器，用于执行所述运算数在所述复合有限域上的乘法；子域乘法器，信号连接所述复合有限域乘法器且用于执行所述运算数在所述子域上的乘法；子域加法器，信号连接所述复合有限域乘法器且用于执行所述运算数在所述子域上的加法；控制器，信号连接所述输入端口和所述复合有限域乘法器且用于控制所述复合有限域乘法器；以及输出端口，信号连接所述控制器以输出所述复合有限域乘法器所执行的乘法的运算结果；其中，所述子域乘法器和所述子域加法器均为两个、且均通过所述复合有限域乘法器连接所述控制器；所述控制器包括信号连接的解析器和第一处理器；所述解析器用于解析所述时钟信号且当所述时钟信号跳变时通知所述第一处理器运算进入新的一个时钟周期，所述第一处理器用于接收所述运算数、所述第一既约多项式和所述第二既约多项式并将所述解析器的解析结果通知所述复合有限域乘法器，以控制所述复合有限域乘法器；所述复合有限域乘法器包括信号连接的第二处理器和调度器；所述第二处理器用于执行所述运算数在所述复合有限域上的乘法，所述调度器用于调用所述子域乘法器和所述子域加法器；所述子域乘法器包括信号连接的第三处理器、乘法心动阵列和取模心动阵列；所述乘法心动阵列用于执行乘法运算，所述取模心动阵列用于执行取模运算，所述第三处理器用于控制所述乘法心动阵列及所述取模心动阵列以执行所述运算数在所述子域上的乘法；所述子域加法器包括信号连接的第四处理器和异或运算器；所述异或运算器用于执行异或运算，所述第四处理器用于控制所述异或运算器以执行所述运算数在所述子域上的加法。