[发明专利]一种PAL制视频编码IP核

摘要

本发明提出一种PAL制视频编码IP核，工作在黑白显示模式时，视频流接收模块提取出亮度信号Y，信号嵌入模块将时序产生模块产生PAL制的全同步脉冲信号和全消隐信号嵌入到视频数据中输出；工作在彩色显示模式时，视频流接收模块取出亮度信号Y以及色差信号U和V，时序产生模块产生全同步脉冲信号、全消隐信号、色同步脉冲、色消隐信号以及逐行倒相使能信号，NCO模块产生正弦副载波和余弦副载波，滤波模块对色差信号U和V进行低通滤波，正交平衡调制模块使用滤波后的色差信号U和V分别对正弦副载波和余弦副载波进行调制，合成模块将色差信号U逐行倒相后与亮度信号Y以及色差信号V合成。本发明在FPGA上实现PAL制显示所需的滤波和调制方法，并封装成IP核，适用于低功耗、小体积的成像系统。

主权项

一种PAL制视频编码IP核，其特征在于，包括在FPGA中实现的视频流接收模块、滤波模块、NCO模块、正交平衡调制模块、时序产生模块、合成模块、信号嵌入模块；当所述IP核工作在黑白显示模式时，视频流接收模块从输入的视频数据流中提取出亮度信号Y并缓存，时序产生模块产生PAL制的全同步脉冲信号和全消隐信号，信号嵌入模块将全同步脉冲信号和全消隐信号嵌入到视频数据中输出；当所述IP核工作在彩色显示模式时，视频流接收模块从输入的视频数据流中提取出亮度信号Y以及色差信号U和V，并将该三路数据缓存，时序产生模块产生全同步脉冲信号、全消隐信号、色同步脉冲、色消隐信号以及逐行倒相使能信号，NCO模块产生正弦副载波和余弦副载波，滤波模块对色差信号U和V进行低通滤波，正交平衡调制模块使用滤波后的色差信号U和V分别对正弦副载波和余弦副载波进行调制，合成模块将色差信号U逐行倒相后与亮度信号Y以及色差信号V合成，信号嵌入模块将全同步脉冲信号、全消隐信号、色同步脉冲、色消隐信号嵌入到合成的数据中输出。