[发明专利]基于多重VCO的低功耗高精度阵列型时间数字转换电路

摘要

本发明公开了一种基于多重VCO的低功耗高精度阵列型时间数字转换电路，包括超高段TDC电路、高段TDC电路、中段TDC电路、低段TDC电路和DFF锁存链，其中超高段TDC电路、高段TDC电路和DFF锁存链为像素独享电路且置于像素内，中段TDC电路和低段TDC电路为全局共享电路且置于像素外；时间间隔的测量由超高段TDC电路、高段TDC电路、中段TDC电路和低段TDC电路四部分有序配合完成，最终实现将时间间隔转换为数字值表示。本发明的低功耗、高精度、宽范围的四段式阵列型时间数字转换电路，可用于阵列型探测器计时系统，可以明显的提高系统分辨率和降低系统功耗。

主权项

1.一种基于多重VCO的低功耗高精度阵列型时间数字转换电路，其特征在于：包括超高段TDC电路、高段TDC电路、中段TDC电路、低段TDC电路和DFF锁存链，其中超高段TDC电路、高段TDC电路和DFF锁存链为像素独享电路且置于像素内，中段TDC电路和低段TDC电路为全局共享电路且置于像素外；时间间隔的测量由超高段TDC电路、高段TDC电路、中段TDC电路和低段TDC电路四部分有序配合完成，最终实现将时间间隔转换为数字值表示；所述超高段TDC电路配置双模式的LFSR计数器，高段TDC电路配置双模式的异步减法计数器，中段TDC电路配置中段压控环振和双转单电路，低段TDC电路配置Dual‑DLL和VCO回路，所述VCO回路由X个同频不同相的低段压控环振级联而成，每个低段压控环振均由Y个完全相同的低段延时单元级联而成，每个低段压控环振前级联一个低段延时路径，第i条低段延时路径由Xi个完全相同的延时单元级联而成，X≥2，Y≥2；LFSR计数器串接在异步减法计数器之后形成混合计数器，中段压控环振产生的高频时钟信号H_CK驱动异步减法计数器，经异步减法计数器分频的高频时钟信号H_LFSR同步驱动LFSR计数器；通过切换LFSR计数器的模式将超高段TDC电路的量化结果锁存在LFSR计数器中，通过切换异步减法计数器的模式将高段TDC电路的量化结果锁存在异步减法计数器中，中段TDC电路和低段TDC电路的量化结果均通过DFF锁存链进行锁存；所述LFSR计数器、异步减法计数器和DFF锁存链均主要由DFF构成，在读取超高段TDC电路、高段TDC电路、中段TDC电路和低段TDC电路的量化结果时，锁存数据通过相应的DFF串联后以二进制形式从高位到低位逐位串行输出；所述低段TDC电路中，Dual‑DLL为两级DLL结构，分为主DLL和次DLL，通过Dual‑DLL的闭环负反馈作用给低段压控环振提供随工艺、电源电压、温度变化的高度稳定的压控电压。