[发明专利]一种通用高效的SDR SDRAM控制器及其工作方法

摘要

本发明涉及一种通用高效的SDR SDRAM控制器及其工作方法，包括PLL、用户接口模块、自动刷新模块和命令控制模块；用户接口模块包括写缓存处理模块、读写控制状态机模块、跨行读写处理模块；命令控制模块包括自动刷新处理模块、状态初始化模块、工作时序控制模块、命令数据收发模块；本发明通过选取读写突发长度为1，利用SDR SDRAM读命令之间和写命令之间连续操作的特点，在传统控制器的基础上通过用户接口优化、用户数据缓冲、数据换行分割、数据读写定时控制等实现突发长度从1到页长范围内的灵活读写，用户可根据自身具体程序读写长度的需要来动态控制每次的读写长度，最大效率地完成每次的读写，提高了接口数据吞吐量。

主权项

1.一种通用高效的SDR SDRAM控制器，其特征在于，包括PLL、用户接口模块、自动刷新模块和命令控制模块；所述用户接口模块包括写缓存处理模块、读写控制状态机模块、跨行读写处理模块；所述命令控制模块包括自动刷新处理模块、状态初始化模块、工作时序控制模块、命令数据收发模块；所述PLL分别连接所述用户接口模块、所述自动刷新模块和所述命令控制模块；所述用户接口模块、所述自动刷新模块均连接所述命令控制模块；所述用户接口模块连接用户，所述命令控制模块连接SDR SDRAM存储器；利用FPGA内部资源，PLL产生合适的SDRAM控制器工作时钟和SDRAM时钟信号；所述写缓存处理模块用于临时存储用户数据；所述读写控制状态机模块用于所述用户接口模块与所述命令控制模块之间的数据读写控制；所述跨行读写处理模块用于分析处理读写数据地址和长度，若读写地址超出本行范围，则进行跨行分割处理；所述自动刷新处理模块用于SDR SDRAM存储器的刷新控制；所述工作时序控制模块用于产生SDR SDRAM控制器的初始化、刷新、读写操作的工作时序；所述命令数据收发模块用于产生发送到SDR SDRAM存储器的各种控制和读写命令；所述状态初始化模块用于进行初始化等待，并初始化SDR SDRAM控制器。