[发明专利]一种半导体器件及其制造方法和电子装置

摘要

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：在NMOS区内的源/漏区内形成应力外延层，该应力外延层包括位于底部的第一宽度的第二应力外延层，位于第二应力外延层上的第三应力外延层，其中，第三应力外延层自下而上包括第二宽度的第三应力外延层和位于第二间隙壁顶面以上的第三宽度的第三应力外延层，其中第一宽度小于第二宽度，第二宽度小于第三宽度，因此扩大了应力外延层的顶部，使接触面积更大，从而应力外延层具有较低的外电阻，再者，由于并未增大底部应力外延层的体积，使短沟道效应也得到了很好的控制，进而提高了器件的性能和良率。

主权项

一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底包括PMOS区和NMOS区，在所述PMOS区和NMOS区内的半导体衬底上分别形成有第一鳍片结构和第二鳍片结构；在所述PMOS区和NMOS区分别形成横跨部分所述第一鳍片结构和部分所述第二鳍片结构的第一伪栅极结构和第二伪栅极结构；在所述第一伪栅极结构两侧的所述第一鳍片结构的源/漏区内生长第一应力外延层；在所述第二伪栅极结构两侧的所述第二鳍片结构的侧壁上形成第一间隙壁；对暴露的所述第二鳍片结构的源/漏区进行第一回蚀刻，以去除部分所述第二鳍片结构形成第一凹槽；减薄所述第一间隙壁的厚度，以扩大所述第一凹槽的宽度至第一宽度；在所述第一凹槽内露出的所述第二鳍片结构上生长第二应力外延层，以填充所述第一凹槽，其中所述第二应力外延层的宽度为所述第一宽度；在所述第二鳍片结构和所述第二应力外延层的侧壁上形成第二间隙壁；第二回蚀刻去除部分所述第二应力外延层，以形成第二凹槽；减薄所述第二间隙壁的厚度，以扩大所述第二凹槽的宽度至第二宽度；在所述第二应力外延层的表面上生长第三应力外延层，以填充满所述第二凹槽并溢出到剩余的所述第二间隙壁的顶面上，其中，所述第二凹槽内的所述第三应力外延层的宽度为所述第二宽度，位于所述第二间隙壁顶面以上的所述第三应力外延层具有第三宽度，其中，所述第一宽度小于所述第二宽度，所述第二宽度小于所述第三宽度。