[发明专利]一种基于射频直接采样的全数字AIS接收机系统在审

专利信息
申请号: 201610916283.3 申请日: 2016-10-20
公开(公告)号: CN106506018A 公开(公告)日: 2017-03-15
发明(设计)人: 文必洋;王思捷;赵久瑞;田震 申请(专利权)人: 武汉大学
主分类号: H04B1/16 分类号: H04B1/16;H04B7/185
代理公司: 武汉科皓知识产权代理事务所(特殊普通合伙)42222 代理人: 赵丽影
地址: 430072 湖*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种基于射频直接采样的全数字AIS接收机系统,包括接收天线、模拟前端、模/数转换器、现场可编程门阵列芯片FPGA、USB传输控制器、温补晶振、锁相环PLL时钟合成器、GPS接收器和主机。本发明采用射频直接采样方式,省去了模拟混频器、锁相环频率合成器、滤波器、基带解调芯片等有源器件,降低了模拟器件噪声带来的影响;利用FPGA芯片在数字域内完成信号下变频,避免了模拟混频器带来非线性失真的问题;系统结构简单清晰,硬件规模小,配置灵活,且性能良好,能够接收AIS消息最远距离可达50公里。
搜索关键词: 一种 基于 射频 直接 采样 数字 ais 接收机 系统
【主权项】:
一种基于射频直接采样的全数字AIS接收机系统,其特征在于:包括接收天线、模拟前端、模/数转换器、现场可编程门阵列芯片FPGA、USB传输控制器、主机、温补晶振、锁相环PLL时钟合成器、GPS接收器;所述接收天线、模拟前端、模/数转换器、现场可编程门阵列芯片FPGA、USB传输控制器、主机依次连接;所述GPS接收器与主机连接;所述温补晶振与锁相环PLL时钟合成器连接;所述锁相环PLL时钟合成器分别与模/数转换器、现场可编程门阵列芯片FPGA连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉大学,未经武汉大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610916283.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top