[发明专利]一种基于射频直接采样的全数字AIS接收机系统在审
申请号: | 201610916283.3 | 申请日: | 2016-10-20 |
公开(公告)号: | CN106506018A | 公开(公告)日: | 2017-03-15 |
发明(设计)人: | 文必洋;王思捷;赵久瑞;田震 | 申请(专利权)人: | 武汉大学 |
主分类号: | H04B1/16 | 分类号: | H04B1/16;H04B7/185 |
代理公司: | 武汉科皓知识产权代理事务所(特殊普通合伙)42222 | 代理人: | 赵丽影 |
地址: | 430072 湖*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于射频直接采样的全数字AIS接收机系统,包括接收天线、模拟前端、模/数转换器、现场可编程门阵列芯片FPGA、USB传输控制器、温补晶振、锁相环PLL时钟合成器、GPS接收器和主机。本发明采用射频直接采样方式,省去了模拟混频器、锁相环频率合成器、滤波器、基带解调芯片等有源器件,降低了模拟器件噪声带来的影响;利用FPGA芯片在数字域内完成信号下变频,避免了模拟混频器带来非线性失真的问题;系统结构简单清晰,硬件规模小,配置灵活,且性能良好,能够接收AIS消息最远距离可达50公里。 | ||
搜索关键词: | 一种 基于 射频 直接 采样 数字 ais 接收机 系统 | ||
【主权项】:
一种基于射频直接采样的全数字AIS接收机系统,其特征在于:包括接收天线、模拟前端、模/数转换器、现场可编程门阵列芯片FPGA、USB传输控制器、主机、温补晶振、锁相环PLL时钟合成器、GPS接收器;所述接收天线、模拟前端、模/数转换器、现场可编程门阵列芯片FPGA、USB传输控制器、主机依次连接;所述GPS接收器与主机连接;所述温补晶振与锁相环PLL时钟合成器连接;所述锁相环PLL时钟合成器分别与模/数转换器、现场可编程门阵列芯片FPGA连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉大学,未经武汉大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610916283.3/,转载请声明来源钻瓜专利网。