[发明专利]一种沟槽MIS半导体装置及其制造方法

摘要

本发明提出一种沟槽MIS半导体装置，通过沟槽内下部设置绝缘材料层包裹的第二传导类型半导体材料，将多种超结结构引入到沟槽MIS构中，降低器件电学性能对电荷非平衡的敏感度，优化超结结构导电漏区的电场分布，平滑电场，提高超结结构导电漏区的掺杂浓度。本发明提出一种沟槽MIS半导体装置的制备方法。

主权项

1.一种沟槽MIS半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第二导电类型半导体材料，位于衬底层之上；多个沟槽，位于漂移层中，沟槽内壁设置绝缘材料层，沟槽内下部设置第二导电类型半导体材料，沟槽内上部设置导电材料作为栅电极，为高浓度掺杂多晶或金属；多个漏区，位于漂移层中，为第一导电类型半导体材料，临靠沟槽下部侧壁，沟槽侧壁漏区之间为第二导电类型半导体材料，漏区杂质的峰值掺杂浓度大于沟槽侧壁漏区之间为第二导电类型半导体材料掺杂浓度；多个源区，位于漂移层中，为第一传导类型的半导体材料，临靠沟槽上部侧壁；多个体区接触区，位于漂移层表面，为欧姆接触；多个沟道区，位于源区与漏区之间，临靠设置导电材料沟槽，为漂移层中第二导电类型半导体材料，为单个导电类型杂质掺杂，在远离沟槽方向上掺杂浓度逐渐升高，临靠沟槽第二导电类型半导体材料设置轻掺杂区域，沟道区底部高于沟槽内上部导电材料底部。