[发明专利]一种PCIE设备安全掉线设计方法有效
申请号: | 201610925722.7 | 申请日: | 2016-10-24 |
公开(公告)号: | CN106502952B | 公开(公告)日: | 2019-08-02 |
发明(设计)人: | 刘涛 | 申请(专利权)人: | 郑州云海信息技术有限公司 |
主分类号: | G06F13/42 | 分类号: | G06F13/42 |
代理公司: | 济南信达专利事务所有限公司 37100 | 代理人: | 张靖 |
地址: | 450000 河南省郑州市*** | 国省代码: | 河南;41 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种PCIE设备安全掉线设计方法,所述方法通过建立PCIE链路监控及协议模拟单元,对PCIE链路状态进行实时监控,链路异常发生时,该单元主动向主板CPU发送设备响应数据标志,主动通知主板CPU传送中止,保证传输机制的完整性,并对对链路中异常设备自动隔离,保证系统的可靠性。本发明在实际服务器系统PCIE设备使用过程中,解决了当前PCIE设备使用中的掉线安全保护及系统故障预警不足的问题,保证服务器系统的高效稳定运行。 | ||
搜索关键词: | 一种 pcie 设备 安全 设计 方法 | ||
【主权项】:
1.一种PCIE设备安全掉线设计方法,其特征在于,所述方法通过建立PCIE链路监控及协议模拟单元,对PCIE链路状态进行实时监控,链路异常发生时,该单元主动向主板CPU发送设备响应数据标志,主动通知主板CPU传送中止,保证传输机制的完整性,并对链路中异常设备自动隔离,保证系统的可靠性;所述方法实现步骤如下:1)建立PCIE链路监控及协议模拟单元,放置于主板端PCIE总线上,串接于主板CPU与PCIE设备卡中间;2)建立PCIE设备卡在位标志信号,放置于主板端;3)PCIE链路监控及协议模拟单元监测并解析PCIE总线中数据读写标志位,判断当前的总线读写状态;4)主板CPU在接收到PCIE链路监控及协议模拟单元发送的设备响应数据标志后,将内存对应的PCIE缓存区域禁用,并进行数据的有效性判断;5)PCIE链路监控及协议模拟单元通过读取PCIE链路的CRC校验值,监测PCIE链路的报错情况,当数据链路持续报错时,PCIE链路监控及协议模拟单元将该PCIE链路中100MHZ时钟断开,使挂接在该总线上的PCIE设备卡停止工作;当PCIE设备卡被拔出,检测到PCIE总线数据读写标志位为有效时,即标志主板CPU正对PCIE设备卡进行读取或写入操作,设备拔出即链路中断后,PCIE链路监控及协议模拟单元将向主板CPU发送设备响应数据标志,主动通知主板CPU传送中止,防止CPU进入反复等待响应状态,实现PCIE读写操作通讯中断处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司,未经郑州云海信息技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610925722.7/,转载请声明来源钻瓜专利网。