[发明专利]具有低电力自校正能力的嵌入式DRAM及其存取方法有效
| 申请号： | 201610929532.2 | 申请日： | 2011-12-12 |
| 公开（公告）号： | CN107093450B | 公开（公告）日： | 2020-09-25 |
| 发明（设计）人： | 徐钟元 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C11/406 | 分类号： | G11C11/406;G11C29/50 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 宋献涛 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及具有低电力自校正能力的嵌入式DRAM及其存取方法。本发明揭示用于对动态随机存取存储器DRAM阵列的低电力组合式自刷新和自校正的设备和方法。在自刷新循环期间，存取所述DRAM阵列的第一行的第一部分且分析所述第一部分以寻找一个或一个以上错误，其中所述第一部分的位宽度小于所述第一行的位宽度。如果检测到一个或一个以上错误，那么校正所述一个或一个以上错误以形成经校正第一部分。所述经校正第一部分被选择性地写回到所述第一行。如果在所述第一部分中未检测到错误，那么防止将所述第一部分写回到所述第一行。 | ||
| 搜索关键词： | 具有 电力 校正 能力 嵌入式 dram 及其 存取 方法 | ||
【主权项】：
一种用于在动态随机存取存储器DRAM阵列中确定用于执行自刷新和自校准操作的频率(Sref_clk)的方法，其包括：测量操作温度；基于所测量的操作温度来确定使可能发生的错误的数目最少化的最佳频率；以及将用于执行自刷新和自校准操作的所述频率(Sref_clk)设定在所确定的最佳频率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610929532.2/，转载请声明来源钻瓜专利网。
