[发明专利]检测FPGA芯片挂死的方法及装置有效
申请号: | 201610940120.9 | 申请日: | 2016-10-25 |
公开(公告)号: | CN106506265B | 公开(公告)日: | 2019-08-06 |
发明(设计)人: | 王亚亮;刘小兵 | 申请(专利权)人: | 杭州迪普科技股份有限公司 |
主分类号: | H04L12/26 | 分类号: | H04L12/26 |
代理公司: | 北京博思佳知识产权代理有限公司 11415 | 代理人: | 陈蕾 |
地址: | 310051 浙江省杭*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请提供一种检测FPGA芯片挂死的方法及装置,所述方法包括:在预设时间周期内,针对所述交换芯片上的每个端口,获取该端口的收包统计值和发包统计值,以及与该端口连接的所述FPGA芯片上的端口的丢包统计值,并判断所述发包统计值是否不为零且所述收包统计值与所述丢包统计值之和小于第一预设数值,若是,则将出错次数加1;判断所述出错次数是否高于第二预设数值;若是,则确定所述FPGA芯片挂死。本申请通过收包统计值、发包统计值以及丢包统计值判断端口是否出错,并根据出错端口数便可确定FPGA芯片是否挂死,而不需要人工进行检测,提高了检测实时性。 | ||
搜索关键词: | 检测 fpga 芯片 方法 装置 | ||
【主权项】:
1.一种检测FPGA芯片挂死的方法,其特征在于,所述方法应用于网络设备,所述网络设备包括交换芯片和FPGA芯片,所述交换芯片与所述FPGA芯片均包括至少一个端口,并且交换芯片的每个端口与FPGA芯片的每个接口一一对应连接,所述交换芯片的每个端口上设置有收包计数器和发包计数器,所述FPGA芯片的每个端口上设置有丢包计数器,所述方法包括:在预设时间周期内,针对所述交换芯片上的每个端口,获取该端口的收包统计值和发包统计值,以及与该端口连接的所述FPGA芯片上的端口的丢包统计值,并判断所述发包统计值是否不为零且所述收包统计值与所述丢包统计值之和小于第一预设数值,若是,则将出错次数加1;判断所述出错次数是否高于第二预设数值;若是,则确定所述FPGA芯片挂死。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州迪普科技股份有限公司,未经杭州迪普科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610940120.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种三相电压自复位模块检测装置
- 下一篇:一种三维数字化电网连续性监测系统