[发明专利]一种对温度不敏感的检测集成电路老化状态传感器

摘要

本发明公开了一种对温度不敏感的检测集成电路老化状态传感器，包括延迟电路、组合逻辑电路、D触发器、第一反相器、第二反相器、二输入异或门、二十四个PMOS管和二十四个NMOS管，延迟电路具有控制端、选择端、输入端和输出端，D触发器具有输入端、输出端和时钟端，组合逻辑电路具有输入端和输出端；二输入异或门具有第一输入端、第二输入端和输出端；优点是通过延迟电路进行温度补偿实现了传感器对温度漂移的不敏感，在温度从‑40℃到120℃范围内，本发明的传感器稳定性达到98％，有效解决由于温度变化带来的传感器的亚稳态问题，在具有正确的逻辑功能的基础上，可以降低温度漂移造成的不良影响，检测精度高。

主权项

1.一种对温度不敏感的检测集成电路老化状态传感器，其特征在于包括延迟电路、组合逻辑电路、D触发器、第一反相器、第二反相器、二输入异或门、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第二十PMOS管、第二十一PMOS管、第二十二PMOS管、第二十三PMOS管、第二十四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管、第二十二NMOS管、第二十三NMOS管和第二十四NMOS管；所述的延迟电路具有控制端、选择端、输入端和输出端，所述的D触发器具有输入端、输出端和时钟端，所述的组合逻辑电路具有输入端和输出端；所述的二输入异或门具有第一输入端、第二输入端和输出端，所述的D触发器的输入端为所述的传感器的输入端，所述的D触发器的时钟端和所述的第一反相器的输入端连接且其连接端为所述的传感器的时钟端，所述的D触发器的输出端和所述的组合逻辑电路的输入端连接，所述的组合逻辑电路的输出端、所述的延迟电路的输入端、所述的第十三PMOS管的漏极和所述的第十三NMOS管的漏极连接，所述的延迟电路的输出端、所述的第一PMOS管的漏极和所述的第一NMOS管的漏极连接，所述的第一PMOS管的栅极和所述的第二NMOS管的栅极连接，所述的第一NMOS管的栅极、所述的第二PMOS管的栅极、所述的第五PMOS管的栅极、所述的第十NMOS管的栅极、所述的第一反相器的输出端、所述的第二反相器的输入端、所述的第十三NMOS管的栅极、所述的第十四PMOS管的栅极、所述的第二十二PMOS管的栅极和所述的第十七NMOS管的栅极连接，所述的第十七PMOS管的栅极、所述的第二十二NMOS管的栅极、所述的第二反相器的输出端、所述的第五NMOS管的栅极和所述的第十PMOS管的栅极连接，所述的第一PMOS管的源极、所述的第一NMOS管的源极、所述的第二NMOS管的漏极、所述的第二PMOS管的漏极、所述的第三PMOS管的栅极和所述的第三NMOS管的栅极连接，所述的第二PMOS管的源极、所述的第二NMOS管的源极、所述的第十一PMOS管的漏极、所述的第十二PMOS管的漏极和所述的第十一NMOS管的漏极连接，所述的第三PMOS管的源极、所述的第四PMOS管的源极、所述的第六PMOS管的源极、所述的第七PMOS管的源极、所述的第八PMOS管的源极、所述的第九PMOS管的源极、所述的第十一PMOS管的源极、所述的第十二PMOS管的源极、所述的第十五PMOS管的源极、所述的第十六PMOS管的源极、所述的第十八PMOS管的源极、所述的第十九PMOS管的源极、所述的第二十PMOS管的源极、所述的第二十一PMOS管的源极、所述的第二十三PMOS管的源极和所述的第二十四PMOS管的源极均接入电源，所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第三NMOS管的漏极、所述的第五PMOS管的漏极、所述的第五NMOS管的漏极、所述的第十二NMOS管的栅极和所述的第十一PMOS管的栅极连接，所述的第五PMOS管的源极、所述的第五NMOS管的源极、所述的第十PMOS管的漏极、所述的第十NMOS管的漏极、第六PMOS管的栅极和第六NMOS管的栅极连接，所述的第三NMOS管的源极和所述的第四NMOS管的漏极连接，所述的第四NMOS管的栅极、所述的第四PMOS管的栅极、所述的第八NMOS管的栅极、所述的第九PMOS管的栅极、所述的第二十四NMOS管的栅极、所述的第二十四PMOS管的栅极、所述的第十八NMOS管的栅极和所述的第十九PMOS管的栅极连接且其连接端为所述的传感器的清零端，所述的第四NMOS管的源极、所述的第十二NMOS管的源极、所述的第七NMOS管的源极、所述的第九NMOS管的源极、所述的第十六NMOS管的源极、所述的第十九NMOS管的源极、所述的第二十一NMOS管的源极和所述的第二十四NMOS管的源极均接地，所述的第六PMOS管的漏极、所述的第七PMOS管的漏极、所述的第六NMOS管的漏极、所述的第九NMOS管的栅极、所述的第八PMOS管的栅极和所述的二输入异或门的第二输入端连接，所述的第六NMOS管的源极和所述的第七NMOS管的漏极连接，所述的第七NMOS管的栅极、所述的第七PMOS管的栅极、所述的第十一NMOS管的栅极、所述的第十二PMOS管的栅极、所述的第二十一NMOS管的栅极、所述的第二十一PMOS管的栅极、所述的第十五NMOS管的栅极和所述的第十六PMOS管的栅极连接且其连接端为所述的传感器的重置端，所述的第十七PMOS管的漏极、所述的第十七NMOS管的漏极、所述的第二十二NMOS管的源极、所述的第二十二PMOS管的源极、所述的第二十NMOS管的栅极和所述的第二十PMOS管的栅极连接，所述的第二十二NMOS管的漏极、所述的第二十二PMOS管的漏极、所述的第十六NMOS管的栅极、所述的第十五PMOS管的栅极、所述的第二十三NMOS管的源极、所述的第二十三PMOS管的漏极和所述的第二十四PMOS管的漏极连接，所述的第八NMOS管的源极和所述的第九NMOS管的漏极连接，所述的第八PMOS管的漏极、所述的第九PMOS管的漏极、所述的第八NMOS管的漏极、所述的第十PMOS管的源极和所述的第十NMOS管的源极连接，所述的第十一NMOS管的源极和所述的第十二NMOS管的漏极连接，所述的第十三PMOS管的源极、所述的第十三NMOS管的源极、所述的第十四PMOS管的漏极、所述的第十四NMOS管的漏极、所述的第二十三NMOS管的栅极和所述的第二十三PMOS管的栅极连接，所述的第十三PMOS管的栅极和所述的第十四NMOS管的栅极连接，所述的第十四NMOS管的源极、所述的第十四PMOS管的源极、所述的第十五PMOS管的漏极、所述的第十六PMOS管的漏极和所述的第十五NMOS管的源极连接，所述的第十五NMOS管的漏极和所述的第十六NMOS管的漏极连接，所述的第十七NMOS管的源极、所述的第十七PMOS管的源极、所述的第十八NMOS管的源极、所述的第十八PMOS管的漏极和所述的第十九PMOS管的漏极连接，所述的第十八NMOS管的漏极和所述的第十九NMOS管的漏极连接，所述的第二十NMOS管的源极、所述的第二十PMOS管的漏极、所述的第二十一PMOS管的漏极、所述的第十八PMOS管的栅极、所述的第十九NMOS管的栅极和所述的二输入异或门的第一输入端连接，所述的第二十NMOS管的漏极和所述的第二十一NMOS管的漏极连接，所述的第二十三NMOS管的漏极和所述的第二十四NMOS管的漏极连接，所述的延迟电路的控制端为所述的传感器的控制端，所述的延迟电路的选择端为所述的传感器的选择端，所述的二输入异或门的输出端为所述的传感器的输出端。