[发明专利]一种数据访问系统、数据写入方法及数据读取方法

摘要

本发明公开了一种数据访问系统、数据写入方法及数据读取方法，属于通信领域。所述数据访问系统包括：系统时钟生成电路、倍频时钟生成电路、处理器核Core和缓存Cache；Core和Cache采用网络接口相连，网络接口的数据传输位宽为m1比特，Cache包含至少一个具有x个端口的随机存储器模块，随机存储器模块包括多个位宽为m2比特的存储行，其中的x*n个存储行组成Cache的一个Cache行，其中x*n*m2＝m1。本发明实施例采用时分复用的方式使得单个随机存储器模块在n个倍频时钟周期中实现了第一Cache行数据的写入或者第二Cache行数据的读取，将多个随机存储器模块在空间上的并行转化为单个随机存储器模块在时间上的并行，从而达到提高随机存储器模块的资源利用率的效果。

主权项

1.一种数据访问系统，其特征在于，所述数据访问系统包括：系统时钟生成电路、倍频时钟生成电路、处理器核Core和缓存Cache；所述系统时钟生成电路分别与所述Core和所述Cache相连，所述倍频时钟生成电路与所述Cache相连；所述系统时钟生成电路，用于产生系统时钟周期；所述倍频时钟生成电路，用于产生倍频时钟周期，每个所述系统时钟周期中包括n个所述倍频时钟周期；所述Core和所述Cache采用网络接口相连，所述网络接口的数据传输位宽为m1比特，所述Cache包含至少一个具有x个端口的随机存储器模块，所述随机存储器模块包括多个位宽为m2比特的存储行，其中的x*n个存储行组成所述Cache的一个Cache行，其中x*n*m2＝m1；所述Core，用于在第一系统时钟周期中向所述Cache发送写请求或读请求，所述写请求用于向所述Cache写入m1比特的第一Cache行数据，所述读请求用于从所述Cache中读取m1比特的第二Cache行数据；所述Cache，用于在接收到所述写请求时，在所述第一系统时钟周期内的每个所述倍频时钟周期通过所述x个端口写入x个m2比特的第一分段数据；所述Cache还用于在接收到所述读请求时，在所述第一系统时钟周期内的每个所述倍频时钟周期通过所述x个端口读取x个m2比特的第二分段数据，并将所述第一系统时钟周期读取到的x*n个所述第二分段数据拼接为m1比特的所述第二Cache行数据，将m1比特的所述第二Cache行数据输出给所述Core；其中，x为大于0的整数，n为大于1的整数，m1、m2均为整数且m1是m2的整数倍。