[发明专利]自校正继电器防粘连电路及其控制方法

摘要

本发明公开了一种自校正继电器防粘连电路及其控制方法，包括处理器模块和分别与所述处理器模块相连接的电压过零信号采集电路、电压过零反馈信号采集电路、继电器驱动电路，所述电压过零信号采集电路包括光耦U1、电阻R1和电阻R2，所述继电器驱动电路包括电阻R11、电阻R14、电阻R66、二极管D11、三极管Q2和继电器U12；所述电压过零反馈信号采集电路包括电阻R19、电阻R23、电阻R24、二极管D10和光耦U11。本系统检测电压过零和过零电压反馈都采用隔离光耦进行隔离，能增强电路的抗干扰能力。

主权项

1.自校正继电器防粘连电路，其特征在于，包括处理器模块和分别与所述处理器模块相连接的电压过零信号采集电路、电压过零反馈信号采集电路、继电器驱动电路，所述电压过零信号采集电路包括光耦Ul、电阻Rl和电阻R2，所述继电器驱动电路包括电阻Rll、电阻R14、电阻R66、二极管D11、三极管Q2和继电器U12；所述电压过零反馈信号采集电路包括电阻R19、电阻R23、电阻R24、二极管Dl0和光耦Ull，电路的控制方法包括以下步骤：当处理器模块第一次接收到闭合继电器命令后，开启处理器中断捕捉U1的下降边沿，并开启60ms定时器，当检测到U1的信号边沿时，进入中断，并延时t1发出关闭继电器指令，并开启处理器捕捉Ull的边沿，t2后检测到Ull的信号边沿，此t2即为继电器的吸合动作时间，t3后捕捉到U1的上升边沿；电压过零半周期是l0ms，所以(10‑t3)/2就是过零与Ul信号边沿的时间差，Ul信号的下降沿到下一次过零需经时(10‑t3)/2+t3；在下次处理器模块接收到闭合继电器命令时，开启处理器中断捕捉Ul的下降边沿，并开启60ms定时器，当检测到U1的信号边沿时，进入中断，延时(10‑t3)/2+t3‑t2后发出关闭继电器指令，这样继电器触点就刚好在下一个电压零点时闭合，若60ms定时器溢出，则直接闭合继电器；当处理器模块接收到断开继电器命令后，开启处理器中断捕捉U1的下降边沿，并开启60ms定时器，当检测到Ul的信号边沿时，进入中断，并延时tl发出断开继电器指令，并开启处理器捕捉Ull的边沿，t4后检测到Ull的信号边沿，此t4即为继电器的释放动作时间，在下次处理器模块接收到断开继电器命令时，开启处理器中断捕捉Ul的下降边沿，并开启60ms定时器，当检测到U1的信号边沿时，进入中断，延时(10‑t3)/2+t3‑t4后发出断开继电器指令，这样继电器触点就刚好在下一个电压零点时断开。