[发明专利]基于TSPC电路的异步时钟信号产生电路

摘要

本发明公开一种基于真单相位时钟控制(True Single Phase Clocked，TSPC)电路的异步时钟信号产生电路。该电路用于模数转换芯片(ADC)内部产生异步时钟信号的功能。所述电路包含包括具有复位功能的TSPC触发器，TSPC触发器链，以及其他功能单元。本发明具有以下有益效果提供一种基于真单相位时钟控制电路的异步时钟信号产生电路，克服现有ADC同步控制电路转换消耗时间长的不足，进一步提高电路的转换速度，并且由于包含复位功能的TSPC触发器从而消除因节点X、Y的不确定性而产生错误的输出信号，提高异步时钟信号产生电路的可靠性。

主权项

基于TSPC电路的异步时钟信号产生电路，其特征在于：该异步时钟信号产生电路由内部异步时钟电路，valid信号生成电路及clkc信号产生电路构成；所述内部异步时钟电路由十个TSPC触发器电路构成，其中，所述内部异步时钟电路的第一个触发器的输入端接VDD信号，触发信号接valid信号生成电路输出的valid信号，复位端接CLK信号，第一个触发器的输出信号为clk1；第二个触发器的输入端接第一个触发器的输出端，触发信号接所述valid信号，复位端接CLK信号，第二个触发器的输出信号为clk2；第三个触发器输入端接第二个触发器的输出端，触发信号接所述valid信号，复位端接CLK信号，第三个触发器的输出信号为clk3；第四个触发器输入端接第三个触发器的输出端，触发信号接所述valid信号，复位端接CLK信号，第四个触发器的输出信号为clk4；以此类推，前一级的输出作为后一级的输入，依次得到信号clk1～clk10；clkc信号产生电路最终通过将所述信号clk10、所述valid信号及所述CLK信号通过或门相接产生内部工作时钟信号clkc。