[发明专利]一种金属栅的形成方法在审
| 申请号： | 201610984915.X | 申请日： | 2016-11-09 |
| 公开（公告）号： | CN106409666A | 公开（公告）日： | 2017-02-15 |
| 发明（设计）人： | 刘英明 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人： | 智云 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种金属栅的形成方法，包括第一步骤提供形成NMOS区域和PMOS区域的衬底，在NMOS区域和PMOS区域上分别形成伪栅极多晶硅结构，其中伪栅极多晶硅结构侧部形成有侧壁，在硅衬底表面和侧壁侧部形成氮化硅层，并且在氮化硅层上形成层间介质层；第二步骤去除伪栅极多晶硅结构；第三步骤在NMOS区域和PMOS区域上生长介质层、高介电常数层和覆盖层的叠层；第四步骤在叠层上生长TiN层，并且在所述TiN层上沉积TaN层；第五步骤去除NMOS区域上的TiN层和TaN层；第六步骤在NMOS区域和PMOS区域上沉积TiAl层，并且在TiAl层上沉积TiN阻挡层和可湿性钛涂层的组合层；第七步骤在NMOS区域和PMOS区域上沉积Al金属；第八步骤在NMOS区域和PMOS区域执行化学机械研磨以露出层间介质层。 | ||
| 搜索关键词： | 一种 金属 形成 方法 | ||
【主权项】：
一种金属栅的形成方法，其特征在于包括：第一步骤：提供形成NMOS区域和PMOS区域的衬底，在NMOS区域和PMOS区域上分别形成伪栅极多晶硅结构，其中伪栅极多晶硅结构侧部形成有侧壁，在硅衬底表面和侧壁侧部形成氮化硅层，并且在氮化硅层上形成层间介质层；第二步骤：去除伪栅极多晶硅结构；第三步骤：在NMOS区域和PMOS区域上生长介质层、高介电常数层和覆盖层的叠层；第四步骤：在叠层上生长TiN层，并且在所述TiN层上沉积TaN层；第五步骤：去除NMOS区域上的TiN层和TaN层；第六步骤：在NMOS区域和PMOS区域上沉积TiAl层，并且在TiAl层上沉积TiN阻挡层和可湿性钛涂层的组合层；第七步骤：在NMOS区域和PMOS区域上沉积Al金属；第八步骤：在NMOS区域和PMOS区域执行化学机械研磨以露出层间介质层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610984915.X/，转载请声明来源钻瓜专利网。
- 上一篇：无硅化物损伤的应力临近技术刻蚀方法
- 下一篇：一种图案化石墨烯电极的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
