[发明专利]一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统及方法

摘要

本发明公开了一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，该系统由比较器模块、SAR逻辑控制模块和7位DAC模块组成；其中，所述比较器模块用于比较前级限幅放大器的两个差分输出端的电压大小，并且将比较结果转换为1位二进制控制码给后级SAR逻辑控制模块；所述SAR逻辑控制模块用于接收比较器模块的输出，并且根据比较器模块的输出来确定给7位DAC模块的控制码；所述7位DAC模块用于接收SAR逻辑控制模块的控制字，并且根据控制字来从限幅放大器的两个输入端分别抽取不同大小的电流。本发明不仅校准速度更快，而且功耗消耗小，并且占用芯片面积更小，具有很好的实用性。

主权项

1.一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，其特征在于：由比较器模块、SAR逻辑控制模块和7位DAC模块组成；其中，所述比较器模块用于比较前级限幅放大器的两个差分输出端的电压大小，并且将比较结果转换为1位二进制控制码给后级SAR逻辑控制模块；所述SAR逻辑控制模块用于接收比较器模块的输出，并且根据比较器模块的输出来确定给7位DAC模块的控制码；所述7位DAC模块用于接收SAR逻辑控制模块的控制字，并且根据控制字来从限幅放大器的两个输入端分别抽取不同大小的电流；所述比较器模块包括9个NMOS管和7个PMOS管，其中，9个NMOS管包括第一NMOS管（M1），第二NMOS管（M2），第三NMOS管（M9），第四NMOS管（M10），第五NMOS管（Msw1），第六NMOS管（Msw2），第七NMOS管（MR1），第八NMOS管（MR2），第九NMOS管（Mtail1）；7个PMOS管包括第一PMOS管（M3）,第二PMOS管（M4）,第三PMOS管（M7）,第四PMOS管（M8），第五PMOS管（MC1）、第六PMOS管（MC2）、第七PMOS管（Mtail2）；所述比较器模块的INN端接第一NMOS管（M1）的栅极，比较器模块的INP端接第二NMOS管（M2）的栅极；第一NMOS管（M1）的源极接第五NMOS管（Msw1）的漏极，第二NMOS管（M2）的源极接第六NMOS管（Msw2）的漏极，第五NMOS管（Msw1）的栅极接节点电压fn，第六NMOS管（Msw2）的栅极接节点电压fp，第五NMOS管（Msw1）的源极接第九NMOS管（Mtail1）的漏极，第六NMOS管（Msw2）的源极接第九NMOS管（Mtail1）的漏极；比较器模块的CLK端接第九NMOS管（Mtail1）的栅极，第九NMOS管（Mtail1）的源极接地；第一NMOS管（M1）的漏极接第五PMOS管（MC1）的漏极以及第六PMOS管（MC2）的栅极，第二NMOS管（M2）的漏极接第六PMOS管（MC2）的漏极以及第五PMOS管（MC1）的栅极；第五PMOS管（MC1）的源极接全局电源电压网络VDD，第六PMOS管（MC2）的源极接全局电源电压网络VDD；第一PMOS管（M3）的源极接全局电源电压网络VDD，第一PMOS管（M3）的漏极接第五PMOS管（MC1）的漏极；第一PMOS管（M3）的栅极接输入外部时钟信号CLK；第二PMOS管（M4）的源极接全局电源电压网络VDD，第二PMOS管（M4）的漏极接第六PMOS管（MC2）的漏极；第二PMOS管（M4）的栅极接输入外部时钟信号CLK；第七NMOS管（MR1）的栅极接节点电压fp，源极接地，漏极接第三NMOS管（M9）的漏极；第八NMOS管（MR2）的栅极接节点电压fn，源极接地，漏极接第四NMOS管（M10）的漏极；第三NMOS管（M9）的源极接地，栅极接第三PMOS管（M7）的栅极以及输出节点Outp，漏极接输出节点Outn；第四NMOS管（M10）的源极接地，栅极接第四PMOS管（M8）的栅极以及输出节点Outn，漏极接输出节点Outp；第三PMOS管（M7）的漏极接输出节点Outn，栅极接输出节点Outp，源极接第七PMOS管（Mtail2）的漏极；第四PMOS管（M8）的漏极接输出节点Outp，栅极接输出节点Outn，源极接第七PMOS管（Mtail2）的漏极；第七PMOS管（Mtail2）的栅极接输入外部时钟信号的反相信号，源极接全局电源电压网络VDD。