[发明专利]一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法

摘要

一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法，涉及组合逻辑电路的软错误敏感性评估技术，为了解决现有组合逻辑电路软错误评估方法无法有效的评估单粒子多瞬态的软错误敏感性的问题。步骤一、基于版图布局信息提取有效敏感体，并进行Geant4蒙特卡洛仿真；步骤二、生成“黄金”网表文件以及调用快速SPICE仿真工具进行仿真；步骤三、生成错误注入网表以及调用快速SPICE仿真工具进行仿真；步骤四、根据步骤二及步骤三得到的组合逻辑电路输出端的逻辑状态，得到组合逻辑电路的失效率，根据失效率评估组合逻辑电路的单粒子多瞬态软错误敏感性。本发明适用于评估组合逻辑电路的软错误敏感性。

主权项

1.一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法，其特征在于，该方法包括以步骤：步骤一、基于版图布局信息提取有效敏感体，并进行Geant4蒙特卡洛仿真，包括以下步骤：步骤一一、基于Verilog网表及工艺库下的标准单元库对使用硬件描述语言所编写的组合逻辑电路进行逻辑综合，得到综合网表；步骤一二、采用布局布线工具对综合网表进行布局布线，并将结果保存为设计交互式文件；步骤一三、分析设计交互式文件的每个逻辑单元中每个晶体管的漏极位置，产生整个版图的敏感体布局信息；步骤一四、根据整个版图的敏感体布局信息建立Geant4蒙特卡洛仿真模型，搭建粒子轰击的仿真环境，得到整个版图中的每个敏感体的能量收集信息；步骤一五、筛除能量收集值低于预先设计值的敏感体，得到有效敏感体的能量收集信息；步骤一六、将有效敏感体的能量收集信息转换为电荷，形成双指数电流源；步骤二、生成“黄金”网表文件以及调用快速SPICE仿真工具进行仿真；步骤二一、基于Verilog网表及工艺库下的标准单元库生成组合逻辑电路的晶体管级网表文件，即“黄金”网表；步骤二二、调用快速SPICE仿真工具对组合逻辑电路的“黄金”网表进行仿真，得到组合逻辑电路输出端的逻辑状态及每一个输入向量下的组合逻辑电路中各个节点的逻辑状态；步骤三、生成错误注入网表，以及调用快速SPICE仿真工具进行仿真；步骤三一、根据步骤二二得到的每一个输入向量下的组合逻辑电路中各个节点的逻辑状态，将步骤一六得到的双指数电流源注入到步骤二一得到的“黄金”网表中与所述双指数电流源相应的有效敏感体所在区域，得到错误注入网表；步骤三二、调用快速SPICE仿真工具对错误注入网表进行仿真，得到组合逻辑电路输出端的逻辑状态；步骤四、根据步骤二二得到的组合逻辑电路输出端的逻辑状态及步骤三二得到的组合逻辑电路输出端的逻辑状态，得到组合逻辑电路的失效率，根据失效率评估组合逻辑电路的单粒子多瞬态软错误敏感性。