[发明专利]一种DC‑DCSK保密通信系统及分析处理方法

摘要

本发明公开了一种DC‑DCSK保密通信系统及分析处理方法，属于通信领域，以解决现有DCSK系统的比特速率不高、系统安全性低的问题。该系统包括发射机、混沌信号发生器、接收机；它还包括延时设备、加法器、反相器、乘法器、相关器、判决器，发射机和接收机之间通过第一信道和第二信道两条信道连接，混沌信号发生器包括设在发射机中的第一混沌信号发生器和第二混沌信号发生器，一条信道传输两个混沌信号的和，另一条信道传输两个混沌信号的差。本发明利用两条信道在一个时隙内可以传输4比特信息，通信速率提高至传统DCSK的四倍，单条信道利用率达到原DCSK的2倍。本发明系统的误码率性能较原DCSK有所提高。

主权项

一种DC‑DCSK保密通信系统，它包括发射机、混沌信号发生器、接收机；其特征在于：它还包括延时设备、加法器、反相器、乘法器、相关器、判决器，发射机(1)和接收机(2)之间通过第一信道(X1)和第二信道(X2)两条信道连接，混沌信号发生器包括设在发射机(1)中的第一混沌信号发生器(11)和第二混沌信号发生器(12)，一条信道传输两个混沌信号的和，另一条信道传输两个混沌信号的差，第一混沌信号发生器(11)和第二混沌信号发生器(12)的输出端均与第一加法器(13)相连；第二混沌信号发生器(12)的输出端与第一反相器(14)的输入端相连，第一混沌信号发生器(11)的输出端及第一反相器(14)的输出端与第二加法器(15)的输入端相连；第一混沌信号发生器(11)的输出端还与第一延时设备(16)的输入端相连，第二混沌信号发生器(12)的输出端还与第二延时设备(17)的输入端相连，第一延时设备(16)的输出端分别与第一乘法器(18)和第二乘法器(19)相连；第二延时设备(17)的输出端分别与第三乘法器(110)和第四乘法器(111)相连；第一乘法器(18)及第三乘法器(110)的输出端与第三加法器(112)的输入端相连，第二乘法器(19)及第四乘法器(111)的输出端与第四加法器(113)的输入端相连；第一加法器(13)和第三加法器(112)的输出端通过第一时分复用开关(114)与第一信道(X1)相连，第二加法器(15)和第四加法器(113)的输出端通过第二时分复用开关(115)与第二信道(X2)相连；第一信道(X1)与第三延时设备(21)的输入端相连，第一信道还和第一相关器(23)及第二相关器(24)的输入端相连；第三延时设备(21)的输出端与第一相关器(23)及第三相关器(25)的输入端相连；第二信道(X2)与第四延时设备(22)的输入端相连，第二信道(X2)还与第三相关器(25)及第四相关器(26)的输入端相连；第四延时设备(22)的输出端分别与第二相关器(24)及第四相关器(26)的输入端相连；第一相关器(23)和第二相关器(24)的输出端与第五加法器(27)的输入端相连，第一相关器(23)的输出端还与第六加法器(28)的输入端相连，第二相关器(24)的输出端还与第二反相器(29)的输入端相连；第三相关器(25)与第四相关器(26)的输出端与第七加法器(210)的输入端相连，第三相关器(25)的输出端还与第八加法器(211)的输入端相连，第四相关器(26)的输出端还与第三反相器(212)的输入端相连；第二反相器(29)的输出端与第六加法器(28)的输入端相连，第三反相器(212)与第八加法器(211)的输入端相连；第五加法器(27)的输出端与第一判决器(213)相连，第六加法器的输出端(28)与第二判决器(214)的输入端相连；第七加法器(210)的输出端与第三判决器(215)的输入端相连；第八加法器(211)的输出端与第四判决器(216)的输入端相连；第一判决器(213)、第二判决器(214)、第三判决器(215)和第四判决器(216)的输出端与并串转换器(3)相连。