[发明专利]垂直沟道型浮栅闪存及其制造方法有效
申请号: | 201611024359.8 | 申请日: | 2016-11-21 |
公开(公告)号: | CN106356373B | 公开(公告)日: | 2019-01-18 |
发明(设计)人: | 罗清威;周俊 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L27/11521 | 分类号: | H01L27/11521 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种垂直沟道型浮栅闪存及其制造方法,该制造方法是通过将水平沟道结构的浮栅型闪存改为垂直沟道结构的浮栅型闪存,降低工艺成本的同时,增大了闪存的存储密度。该垂直沟道型浮栅闪存,由于其半导体衬底的单个沟槽中形成有一个控制栅和多个浮栅,因此能在单个沟槽内实现多个位的存储。 | ||
搜索关键词: | 垂直 沟道 型浮栅 闪存 及其 制造 方法 | ||
【主权项】:
1.一种垂直沟道型浮栅闪存的制造方法,其特征在于,包括以下步骤:提供半导体衬底,刻蚀半导体衬底以在所述半导体衬底中形成沟槽;在所述沟槽中的底部形成一定厚度的第一氧化层;在所述第一氧化层上从下往上依次在所述沟槽中形成多个填充结构,每个填充结构包括一定高度的沟槽内侧墙、填充在所述沟槽内侧墙之间并与所述沟槽内侧墙等高的介质层、以及覆盖所述沟槽内侧墙和介质层上表面的牺牲层,且最上层的填充结构的牺牲层的上表面低于所述沟槽顶端;在所述最上层的填充结构的牺牲层上方的沟槽侧壁形成顶层内侧墙;至少去除所述最上层的填充结构的介质层和牺牲层,以暴露出沟槽侧壁部分半导体衬底表面;采用与所述半导体衬底的导电类型相反的导电类型离子,对所述暴露出的沟槽侧壁部分半导体衬底表面进行掺杂;去除所述顶层内侧墙以及暴露出的沟槽内侧墙,所述暴露出的沟槽内侧墙为去除所述介质层和牺牲层而暴露出的沟槽内侧墙;在所述沟槽的侧壁和底部形成隧穿氧化层,并在所述沟槽中的隧穿氧化层表面上形成多层浮栅层,相邻浮栅层之间形成有隔离氧化层;刻蚀所述浮栅层和隔离氧化层,将所述沟槽中的浮栅层分割开,形成控制栅沟槽;在所述控制栅沟槽中依次形成栅隔离层和控制栅层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201611024359.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种数据处理方法及系统
- 下一篇:一种云计算集群服务状态监控方法和系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的