[发明专利]一种低功耗时钟动态管理电路及管理方法

摘要

本发明公开了一种低功耗时钟动态管理电路及管理方法，涉及集成电路设计领域。本发明方法包括按功能分类触发器、形成SR拓扑结构、时钟控制序列产生、控制序列发送到时钟选择电路、选定触发器工作时钟、功能仿真及时序检查和生成网表步骤。本发明提供了一种可以进行工作时钟选择的时钟触发器结构，通过时钟选择位的控制，可以调整触发器的工作时钟为快速时钟或者慢速时钟，根据数字电路设计功能需求灵活调整触发器的工作时钟频率，既能保证设计功能的正确性，同时最大程度的降低了设计中部分电路的工作频率，减少了功耗。

主权项

1.一种基于双时钟触发器的低功耗时钟动态管理电路，其特征在于：包括双时钟触发器、移位寄存器拓扑结构和控制序列产生器，所述双时钟触发器包括主锁存器、从锁存器和时钟选择电路，主锁存器用于接收外部数据，锁存后输出至从锁存器；从锁存器用于输出数据；时钟选择电路用于接收两路不同频率的时钟信号，在时钟选择信号的控制下选择其中一路时钟信号分别输出至主锁存器和从锁存器；所述两路不同频率的时钟信号为一个快速时钟信号和一个慢速时钟信号；控制序列产生器用于在外部时钟信号的控制下接收控制序列，并根据移位寄存器拓扑结构的动态变化更改控制序列，将更改后的控制序列输出至移位寄存器拓扑结构；移位寄存器拓扑结构用于将更改后的控制序列的每一位作为时钟选择信号输出至一个或者多个双时钟触发器；双时钟触发器用于根据时钟选择信号在两路不同频率的时钟信号中选择其中一路时钟信号作为工作时钟；所述的控制序列根据移位寄存器拓扑结构产生。