[发明专利]一种基于MCU的SOC及其内核协作控制单元

摘要

本发明公开了一种基于MCU的SOC及其内核协作控制单元，包括内核协作控制单元、时钟单元、协处理内核和MCU内核，所述时钟单元分别连接第一时钟控制单元GC1和第二时钟控制单元GC2，本发明通过内核协作控制单元及其与时钟门控单元的配合，可以使MCU内核与协处理内核能够顺利地在休眠状态与工作状态中合理过渡并切换，从而降低SOC芯片在应用时的功耗，使SOC芯片符合低功耗应用场合的要求。并且通过错开MCU内核与协处理内核占用同一芯片内部资源的时间，使在SOC中MCU内核与协处理内核能够更大程度上共享SOC内部资源，从而降低SOC芯片的成本。

主权项

1.一种基于MCU的SOC及其内核协作控制单元，包括内核协作控制单元、时钟单元(CLOCK_EN)、协处理内核(PROC_CORE)和MCU内核(MCU_CORE)，其特征在于，所述时钟单元(CLOCK_EN)分别连接时钟控制单元GC1和时钟控制单元GC2，时钟控制单元GC1还分别连接内核协作控制单元(CO_CTRL)和MCU内核(MCU_CORE)，时钟控制单元GC2还分别连接内核协作控制单元(CO_CTRL)和协处理内核(PROC_CORE)，内核协作控制单元(CO_CTRL)还连接MCU内核(MCU_CORE)，MCU内核(MCU_CORE)还连接协处理内核(PROC_CORE)，时钟单元(CLOCK_EN)负责产生芯片工作所需的2个主要时钟：MCU内核工作时钟(clk_mcu)和协处理内核工作时钟(clk_proc)，因为在SOC中MCU内核(MCU_CORE)与协处理内核(PROC_CORE)存在共享SOC内部资源的情况，所以MCU内核(MCU_CORE)与协处理内核(PROC_CORE)的工作时间是错开的，即当MCU内核(MCU_CORE)工作时，协处理内核(PROC_CORE)处于休眠状态；而当协处理内核(PROC_CORE)工作时，MCU内核(MCU_CORE)处于休眠状态，内核协作控制单元(CO_CTRL)负责管控SOC中MCU内核(MCU_CORE)与协处理内核(PROC_CORE)2个处理核心的工作与休眠控制，在SOC工作时，MCU内核(MCU_CORE)先于协处理内核(PROC_CORE)而工作，此时，内核协作控制单元(CO_CTRL)输出的MCU内核时钟门控信号(gate_mcu)为高电平有效状态，从而触发时钟控制单元GC1开启MCU内核工作时钟(clk_core_gc)，MCU内核(MCU_CORE)开始工作，当MCU内核(MCU_CORE)完成阶段性工作并且需要启动协处理内核(PROC_CORE)的时候，MCU内核(MCU_CORE)输出的协处理内核工作使能信号(enable)为高电平有效状态，促使协处理内核(PROC_CORE)进入准备状态，同时MCU内核(MCU_CORE)输出MCU内核休眠请求信号(sleep_req)至内核协作控制单元(CO_CTRL)，内核协作控制单元(CO_CTRL)在检测到MCU内核休眠请求信号(sleep_req)为高电平状态时，将控制MCU内核时钟门控信号(gate_mcu)为低电平无效状态，从而触发时钟控制单元GC1关闭MCU内核工作时钟(clk_core_gc)，同时，MCU内核时钟门控信号(gate_mcu)通过反相器后将触发时钟控制单元GC2开启协处理内核工作时钟(clk_proc_gc)，此时，MCU内核(MCU_CORE)停止工作，同时协处理内核(PROC_CORE)进入工作状态，当协处理内核(PROC_CORE)亦完成阶段性工作并且需要启动MCU内核(MCU_CORE)的时候，协处理内核(PROC_CORE)输出的MCU内核唤醒请求信号(wake)为高电平有效状态，内核协作控制单元(CO_CTRL)在检测到MCU内核唤醒请求信号(wake)为高电平状态时，将控制MCU内核时钟门控信号(gate_mcu)为高电平有效状态，从而触发时钟控制单元GC1开启MCU内核工作时钟(clk_core_gc)，同时，MCU内核时钟门控信号(gate_mcu)通过反相器后将触发时钟控制单元GC2关闭协处理内核工作时钟(clk_proc_gc)，此时，MCU内核(MCU_CORE)进入工作状态，同时协处理内核(PROC_CORE)进入休眠状态。/n