[发明专利]隔离型LDMOS结构及其制造方法

摘要

本发明提供一种隔离型LDMOS结构及其制造方法，包括集成在同一P型衬底基片上的隔离槽结构和LDMOS结构；隔离槽结构位于P型衬底及其上方的N型外延层内、LDMOS结构的第二P型重掺杂区和第一P型扩散阱区之间，隔离槽结构包括至少一个槽、槽内部的填充介质、第一P区、第一氧化层，槽上表面为LDMOS的第三氧化层；本发明通过在部分衬底注入与衬底材料掺杂类型相同的半导体杂质的方式，使得形成的隔离槽底部有一个P型区，改变靠近源端的电场分布，提高漂移区掺杂浓度，进而提高器件耐压和降低比导通电阻，进一步优化了比导通电阻与击穿电压关系，外延形成的N型外延层浓度分布均匀性更优。

主权项

1.一种隔离型LDMOS结构，其特征在于：包括集成在同一P型衬底(5)基片上的隔离槽结构和LDMOS结构；所述隔离槽结构位于P型衬底(5)及其上方的N型外延层(6)内、LDMOS结构的第二P型重掺杂区(11)和第一P型扩散阱区(7)之间，隔离槽结构包括至少一个槽(2)、槽(2)内部的填充介质、槽(2)底部的第一P区(1)、槽(2)边缘的第一氧化层(3)，所述第一氧化层(3)用于隔离槽(2)内部的填充介质与槽(2)外部的半导体硅材料，槽(2)上表面为LDMOS的第三氧化层(14)；所述LDMOS结构包括P型衬底(5)、N型外延层(6)、第一P型扩散阱区(7)、第二P型扩散阱区(18)、第二P区(4)、第一P型重掺杂区(8)、第二P型重掺杂区(11)、第一N型重掺杂区(9)、第二N型重掺杂区(10)、第二氧化层(12)、第三氧化层(14)、栅极(13)、源极(15)、漏极(16)、衬底电极(17)、体区电极(19)；所述N型外延层(6)、第二P型扩散阱区(18)位于P型衬底(5)上方并分别在隔离槽结构的两侧，所述第一P型扩散阱区(7)、第二P区(4)、第二N型重掺杂区(10)都位于N型外延层(6)内且其上表面都与N型外延层(6)的上表面平齐，第二P区(4)位于P型扩散阱区(7)和第二N型重掺杂区(10)之间，所述第一P型重掺杂区(8)、第一N型重掺杂区(9)位于第一P型扩散阱区(7)内且其上表面都与P型扩散阱区(7)上表面平齐；所述第二P型重掺杂区(11)位于第二P型扩散阱区(18)内且其上表面与第二P型扩散阱区(18)上表面平齐，所述第三氧化层(14)位于第一P型扩散阱区(7)和第二N型重掺杂区(10)之间并覆盖N型外延层(6)、第二P区(4)的表面，所述第二氧化层(12)位于第一N型重掺杂区(9)和第三氧化层(14)之间并覆盖第一P型扩散阱区(7)的表面，所述栅极(13)位于第二氧化层(12)上表面，所述源极(15)连接第一N型重掺杂区(9)电位，所述漏极(16)连接第二N型重掺杂区(10)电位，所述衬底电极(17)连接第二P型重掺杂区(11)电位，所述体区电极(19)连接第一P型重掺杂区(8)电位。