[发明专利]采用优先级自动切换仲裁单元的异步仲裁树电路

摘要

本发明涉及集成电路领域，为提供一种优先级能够自动切换的异步仲裁树电路，用以实现公平的仲裁机制，使得各个请求信号能够公平的被接受和应答，公平的获得总线的使用权。为此，本发明采用的技术方案是，采用优先级自动切换仲裁单元的异步仲裁树电路，树形仲裁结构，总共包括N个仲裁层级，仲裁级别由低到高，总共有2N个请求输入端口，2N个应答输出端口，2N‑1个优先级自动切换的仲裁单元。本发明主要应用于集成电路设计制造场合。

主权项

1.一种采用优先级自动切换仲裁单元的异步仲裁树电路，其特征是，总共包括N个仲裁层级，仲裁级别由低到高，总共有2N个请求输入端口，2N个应答输出端口，2N‑1个优先级自动切换的仲裁单元；仲裁单元的结构包括优先级选择单元、基本仲裁单元、请求传播单元和应答单元四个部分，输入信号包括nreq0、nreq1和nack，输出信号包括nack0、nack1和nreq，各部分逻辑功能及连接关系如下：⑴优先级选择单元：请求信号nreq0通过第1个反相器接入到第一个与非门作为输入，再通过3个反相器后接入到第1个与非门作为另一个输入，第1个与非门输出信号np0，请求信号nreq1以相同的方式产生信号np1；np0和np1经过一个或非门产生信号cp，cp触发D触发器，D触发器的输出经过第2个反相器接入到所述或非门输入，经过两个q信号反相器产生q信号，q信号和cp信号经过第一个与门产生ps信号，优先级选择单元的作用是接受请求信号nreq0和nreq1，产生nr0和nr1信号，并根据请求冲突的次数，输出ps信号，nr0、nr1和ps信号均作为后续仲裁单元的输入；nreq0、nreq1、nr0和nr1信号均为低有效，ps信号为高有效，np0、np1、cp和q信号是中间信号；当无请求冲突时，有两种情况：nreq0＝0，nreq1＝1或nreq0＝1，nreq1＝0；第一种情况下，第1个反相器的输出处为低电平，由于反相器存在时延，所述再通过3个反相器后接入到第1个与非门的连接处仍会保持高电平一段时间，nr0＝0有效，因此np0会产生一个低脉冲，但此时np1一直为高电平，所以cp＝0，D触发器无法触发，ps＝0，无效；同理，第二种情况下，nr1＝0有效，ps＝0，无效；当有请求冲突时，也有两种情况：奇数次冲突和偶数次冲突：当发生请求冲突时，np0和np1同时产生一个低脉冲，则cp信号会产生一个高脉冲，D触发器触发，由于反相器的存在时延，q信号的变化发生的cp信号之后，所以奇数次冲突时，ps＝0，无效，偶数次冲突时，ps＝1，有效；⑵基本仲裁单元：信号nr0和nr1各自经过一个基本仲裁单元反相器接入到RS触发器上，RS触发器中的一个与非门是三输入的，nr1和ps都是它的输入；基本仲裁单元的作用是接受优先级选择单元产生的nr0，nr1和ps信号，产生nx0和nx1信号，作为后续应答单元的输入；当nr0＝1，nr1＝1，ps＝0，无请求冲突，此时nx0＝1，nx1＝1；当nr0＝0，nr1＝1，ps＝0，无请求冲突，此时nx0＝0，nx1＝1；当nr0＝1，nr1＝0，ps＝0，无请求冲突，此时nx0＝1，nx1＝0；当nr0＝0，nr1＝0，ps＝0，奇数次请求冲突，此时nx0＝0，nx1＝1；当nr0＝0，nr1＝0，ps＝1，偶数次请求冲突，此时nx0＝1，nx1＝0；发生冲突时，nx0＝0，则表示请求信号nreq0的优先级更高；nx0＝1，则表示请求信号nreq1的优先级更高；即奇数次冲突时，请求信号nreq0的优先级更高；偶数次冲突时，请求信号nreq1的优先级更高；(3)请求传播单元：请求信号nreq0和nreq1经过一个请求传播单元与门产生一个nreq信号；当请求信号nreq0和nreq1任意一个有效时，均会产生一个新的请求信号nreq，传递到高一级的仲裁中进行仲裁，有效时高一级仲裁会产生相应的应答信号nack，nack低有效；(4)应答单元：信号nreq0、nx0和nack信号经过一个三输入或门产生一个nack0信号；信号nreq1、nx1和nack信号经过一个三输入或门产生一个nack1信号；应答单元的作用是对于优先级更高的请求信号，产生相应的应答信号nack0或nack1，均为低有效；若nreq0的优先级更高，nreq0＝0时，nr0＝0，nack＝0，则nack0＝0；若nreq1的优先级更高，nreq1＝0时，nr1＝0，nack＝0，则nack1＝0；通过上述这种优先级能够自动切换的仲裁单元，将前级输入请求信号nreq0和nreq1经过处理后产生后级请求信号nreq，相邻两个仲裁单元的请求信号再输入到下一级仲裁单元，作为两个输入请求信号；按照此方式逐级连接，直到最后一级，将最后一级的输出请求与输入确认信号nack短接在一起，用于反馈确认信号；确认信号nack经过最后一级仲裁单元，产生nack0和nack1两个输出确认信号，这两个信号分别连接到上一级的两个仲裁单元的确认信号输入端；按照此方式逐级连接，从而在第一级产生所需的确认信号。