[发明专利]一种变流器DSP上电复位控制方法

摘要

一种变流器DSP上电复位控制方法，双处理器监控芯片U1与CPLD芯片U2连接，CPLD芯片U2与DSP芯片U3连接，在变流器上电之后，当1.9V电源电压未达到1.68V时，双处理器监控芯片U1产生低电平，CPLD芯片U2采集通过逻辑算法将双处理器监控芯片U1的状态赋值给DSP芯片U3使得DSP芯U3片处于复位状态；当1.9V电源电压达到1.68V时，双处理器监控芯片U1延迟200ms，翻转为高电平，CPLD芯片U2根据采集的上升沿和DSP芯片U3提供的低速时钟信号CLK来进行脉冲计数算法来产生1个高电平为21us，低电平为34us的复位脉冲，复位脉冲通过CPLD芯片U2输出给DSP芯片U3来给DSP芯片U3复位1次，复位完成之后CPLD芯片U2将双处理监控芯片U1的电平状态赋值给DSP芯片U3。

主权项

一种变流器DSP上电复位控制方法，基于如下电路实现，该电路包括双处理器监控芯片U1、CPLD芯片U2和DSP芯片U3，CPLD芯片U2分别与双处理监控芯片U1和DSP芯片U3相连，其特征在于：所述变流器DSP上电复位控制方法包括如下步骤：步骤1、当变流器处于开始上电，供电的1.9V电源开始从0V上升；双处理器监控芯片U1在检测到1.9V的电源电压值达到1.68V前，发出低电平信号给CPLD芯片U2，CPLD芯片U2通过逻辑算法发出低电平信号给DSP芯片U3，保持DSP芯片U3处于复位状态；当双处理器监控电路U1检测到1.9V的电源电压达到1.68V之后，双处理器监控芯片U1延迟200ms，发出的信号从低电平翻转为高电平。步骤2、CPLD芯片U2内部分配一个7位寄存器QS和一个2位寄存器HS，CPLD芯片U2检测到双处理器监控芯片U1发出的信号从低电平翻转为高电平之后，内部算法开始采集DSP芯片U3发出的时钟信号，同时将7位寄存器QS和2位寄存器HS清零，从接收到第一个时钟信号上升沿开始2位寄存器HS置位“01”，此时将DSP芯片U3的复位信号置位为1；步骤3、当接收到时钟信号第二个上升沿时，7位寄存器QS置位“0000010”，依次类推，当9位寄存器QS数值为“1000000”时，将DSP芯片U3的复位信号置位为0；步骤4、当7位寄存器QS数值为“1111111”时，将DSP芯片U3的复位信号置位为1，同时将2位寄存器HS置位为“01”；算法检测到2位寄存器HS不为1时，跳出复位算法，将双处理器监控芯片U1的复位信号的值直接赋给DSP芯片U3的复位信号。