[发明专利]处理器、用于计算系统的方法、机器可读介质和计算机系统有效
| 申请号： | 201611063814.5 | 申请日： | 2011-12-23 |
| 公开（公告）号： | CN106775592B | 公开（公告）日： | 2019-03-12 |
| 发明（设计）人： | J·考博尔圣阿德里安;A·T·福塞斯;T·D·弗莱切;L·K·吴;E·斯普林格 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F9/38 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 姬利永 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了使用三个标量项的超级乘加(超级MADD)指令。描述了具有执行单元逻辑电路的处理核，所述执行单元逻辑电路使第一寄存器存储第一向量输入操作数，使第二寄存器存储第二向量输入操作数，以及第三寄存器存储包含标量输入操作数a、b、c的打包数据结构。所述执行单元逻辑电路还包括用于执行操作(a*(第一向量输入操作数))+(b*(第二向量操作数))+c的乘法器。 | ||
| 搜索关键词： | 使用 三个 标量 超级 madd 指令 | ||
【主权项】：
1.一种处理器，包括：第一寄存器，用于存储第一输入向量；第二寄存器，用于存储第二输入向量；第三存储器位置，用于存储单个打包数据结构，所述打包数据结构包含第一输入标量、第二输入标量和第三输入标量；解码器，用于将单个指令解码成经解码的单个指令；以及执行单元，具有与所述第一寄存器、第二寄存器以及第三存储器位置耦合的乘法器，所述执行单元用于执行所述经解码的单个指令以对于每个元素位置，将所述第一输入标量与所述第一输入向量的元素相乘以产生第一值，将所述第二输入标量与所述第二输入向量的相应元素相乘以产生第二值，以及将所述第一值、所述第二值以及所述第三输入标量相加以通过单次舍入产生结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611063814.5/，转载请声明来源钻瓜专利网。
