[发明专利]测试时钟电路确定方法及装置有效
| 申请号： | 201611075594.8 | 申请日： | 2016-11-29 |
| 公开（公告）号： | CN108120917B | 公开（公告）日： | 2020-05-05 |
| 发明（设计）人： | 张庆;夏茂盛 | 申请（专利权）人： | 深圳市中兴微电子技术有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 彭瑞欣;张天舒 |
| 地址： | 518055 广东省深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种测试时钟电路确定方法及装置，所述方法包括：对电路分组获得测试分组；一个所述测试分组的所有电路使用同一个测试时钟；根据所述测试分组确定多路复用单元的添加位置，并在所述添加位置添加所述多路复用单元；其中，所述多路复用单元用于选择所述测试信号或功能时钟并将选择的所述测试信号或功能时钟输入所述测试分组；根据测试时钟均衡策略及公共路径最大策略，确定所述测试时钟输入一个所述测试分组内不同传输路径的分叉位置；其中，所述测试时钟均衡策略用于使一个测试时钟在多条所述传输路径的传输时延差值在预设范围内；所述公共路径最大策略用于使一个所述测试时钟经过多条所述传输路径时经过的公共路径最大化。 | ||
| 搜索关键词： | 测试 时钟 电路 确定 方法 装置 | ||
【主权项】：
一种测试时钟电路确定方法，其特征在于，包括：对电路进行分组获得测试分组，其中，一个所述测试分组的所有电路使用同一个测试时钟；根据所述测试分组确定多路复用单元的添加位置，并在所述添加位置添加所述多路复用单元；其中，所述多路复用单元用于选择所述测试信号或功能时钟并将选择的所述测试信号或功能时钟输入所述测试分组；根据测试时钟均衡策略及公共路径最大策略，确定所述测试时钟输入一个所述测试分组内不同传输路径的分叉位置；其中，所述测试时钟均衡策略用于使一个测试时钟在多条所述传输路径的传输时延差值在预设范围内；所述公共路径最大策略用于使一个所述测试时钟经过多条所述传输路径时经过的公共路径最大化。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市中兴微电子技术有限公司，未经深圳市中兴微电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611075594.8/，转载请声明来源钻瓜专利网。
- 上一篇：ICT测试治具
- 下一篇：一种芯片物理销毁效果电路板上在线检测方法和装置
