[发明专利]一种基于IOSERDES的cameralink接口系统

摘要

本发明公开了一种基于IOSERDES的cameralink接口系统，其通过FPGA实现cameralink接口，包含接收模块和发送模块；接收模块包含差分输入缓存、输入时钟模块、串并转换模块和输入数据逻辑映射模块；发送模块包含输出数据逻辑映射模块、并串转换模块、输出时钟模块和差分输出缓存cameralink逻辑功能和物理接口都由FPGA实现，使用专有资源能够保证高速串并转换和并串转换的正确性，能够替代现有的cameralink 协议芯片的全部功能，能够极大的简化cameralink接口的实现，降低成本，便于移植和维护。

主权项

一种基于IOSERDES的cameralink接口系统，其通过FPGA实现cameralink接口，其特征在于，包含：所述的接收模块包含：差分输入缓存，用于将LVDS的cameralink物理信号转换为单端信号；输入时钟模块，用于对输入的cameralink时钟信号进行倍频、时序对齐和时钟约束；串并转换模块，用于将cameralink接口输入的串行信号按照时序和逻辑转换为并行数据；输入数据逻辑映射模块，用于将串并转换后的并行数据按照第一帧有效信号、第一行有效信号、第一数据有效信号和第一数据信号输出；所述的发送模块包含：输出数据逻辑映射模块，用于将第二帧有效信号、第二行有效信号、第二数据有效信号和第二数据信号组织成并串转换前的逻辑顺序；并串转换模块，用于将并行信号按照cameralink接口输出逻辑转换成串行信号；输出时钟模块，其通过OSERDES模块生成cameralink 输出时钟；差分输出缓存，用于将cameralink输出逻辑转换为LVDS物理信号。