[发明专利]用于加速器的低等待时间调用的装置和方法

摘要

描述了用于提供加速器的低等待时间调用的装置和方法。例如，根据一个实施例的处理器包括：命令寄存器，用于存储标识将被执行的命令的命令数据；结果寄存器，用于存储命令的结果或指示该命令为何不能被执行的原因的数据；执行逻辑，用于执行多条指令，这些指令包括用于调用一个或多个加速器命令的加速器调用指令；以及一个或多个加速器，用于从命令寄存器中读取命令数据，并且响应性地尝试执行由命令数据标识的命令。

主权项

1.一种处理器，包括：多个同时多线程SMT核，所述SMT核中的每一个都用于执行对多个线程的乱序指令执行；至少一个共享高速缓存电路，用于在所述SMT核中的两个或更多个之间被共享；所述SMT核中的至少一个SMT核包括：指令取出电路，用于取出所述线程中的一个或多个线程的指令；指令解码电路，用于解码所述指令；寄存器重命名电路，用于重命名寄存器组的寄存器；指令高速缓存电路，用于存储待执行的指令；以及数据高速缓存电路，用于存储数据；至少一个第二级L2高速缓存电路，用于存储指令和数据两者且通信地耦合至所述指令高速缓存电路和所述数据高速缓存电路；通信互连电路，用于将所述SMT核中的一个或多个通信地耦合至加速器设备；所述通信互连电路用于提供对包括所述至少一个共享高速缓存电路的所述处理器的资源的加速器设备访问；以及存储器访问电路，用于在存储来自应用的执行的数据的存储器空间中标识所述加速器设备的加速器上下文保存/恢复区域，所述应用在应用的执行期间调用所述加速器设备，所述加速器上下文保存/恢复区域由上下文保存/恢复指针来指示，且所述加速器上下文保存/恢复区域用于存储加速器上下文状态。