[发明专利]动态随机存取存储器，储存数据及读取和刷新的方法

摘要

动态随机存取存储器，储存数据及读取和刷新的方法。本发明揭示一种具有编码比特和自我刷新功能的动态随机存取存储器(DRAM)。在一个特定示范性实施例中，将至少一个编码比特附加到N个比特的用户数据中从而形成新的编码数据。用户数据储存在若干个用户数据子阵列上，编码比特储存在相应的编码比特子阵列上。基于每个用户指定的行地址和列地址，每个子阵列储存至少一个比特。在刷新操作或用户操作中独立地对每个子阵列进行控制。刷新操作一次只在若干个子阵列中的至少一个子阵列上进行，用户操作则在若干个子阵列的其他子阵列上进行。错误检测和纠正电路使用编码比特并根据进行刷新的子阵列的地址信息来检测错误并纠正比特错误。用户读取操作和内部刷新操作可以同时进行。

主权项

1.一种动态随机存取存储器(DRAM)，其特征在于，包括：/na)存储器单元，其具有若干个子阵列，用于存储N个比特的用户数据，所述N个比特的用户数据被分配到若干个子阵列；/nb)编码比特发生器电路，其生成一个编码比特以附加到N个比特的用户数据，以形成新的N+1个比特的编码数据；/nc)冲突比特检测和纠正电路，用于检测并转换所述N+1个比特的编码数据中的冲突比特；/nd)自我刷新控制器，生成自我刷新控制信号；/ne)用户控制器，生成用户控制信号；/nf)解码器，其接收来自所述自我刷新控制器的子阵列刷新地址并生成刷新子阵列的子阵列选择信号，所述子阵列选择信号为独热码信号，通过所述子阵列选择信号选择的子阵列只能够用于刷新操作而不能够用于读取操作；/ng)MUX，用来接收来自所述用户控制器的所述用户控制信号、来自所述自我刷新控制器的所述自我刷新控制信号以及来自所述解码器的所述子阵列选择信号；/n每个所述子阵列具有相应的所述MUX，并连接相应的所述用户控制信号、所述自我刷新控制信号和所述子阵列选择信号，/n所述存储器单元的MUX能够接收来自所述自我刷新控制器的所述自我刷新控制信号和所述解码器的子阵列选择信号，并基于此来对被选中的子阵列进行刷新，从而能够使用户读取操作和刷新操作同时并且独立进行。/n