[发明专利]间隔件结构及其制造方法有效
| 申请号： | 201611094963.8 | 申请日： | 2016-11-28 |
| 公开（公告）号： | CN106816369B | 公开（公告）日： | 2021-04-13 |
| 发明（设计）人： | 亚历山大·克尔尼斯基;郑光茗 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L29/423 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 路勇 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供一种间隔件结构及其制造方法。所述方法包含下列操作。在衬底上方形成第一及第二导电结构。形成介电层，以覆盖所述第一及第二导电结构。在所述介电层上方形成硬掩模层。所述硬掩模层覆盖所述第一导电结构上方的所述介电层，且所述硬掩模层具有开口，其暴露所述第二导电结构上方的所述介电层。蚀刻所述硬掩模层所暴露的所述介电层，以减少所述介电层的厚度。移除所述硬掩模层。蚀刻所述介电层，以在所述第一导电结构的侧壁上形成第一主要间隔件以及在所述第二导电结构的侧壁上形成第二主要间隔件。所述第一主要间隔件的第一宽度大于所述第二主要间隔件的第二宽度。 | ||
| 搜索关键词： | 间隔 结构 及其 制造 方法 | ||
【主权项】：
一种用于制造间隔件结构的方法，其包括：接收衬底；在所述衬底上方形成第一导电结构以及第二导电结构；形成介电层，其覆盖所述第一导电结构以及所述第二导电结构；在所述介电层上方形成硬掩模层，其中所述硬掩模层覆盖所述第一导电结构上方的所述介电层，且所述硬掩模层具有开口，其暴露所述第二导电结构上方的所述介电层；蚀刻所述硬掩模层所暴露的所述介电层以减少所述介电层的厚度；以及移除所述硬掩模层；以及蚀刻所述介电层以在所述第一导电结构的侧壁上形成第一主要间隔件以及在所述第二导电结构的侧壁上形成第二主要间隔件，其中所述第一主要间隔件的第一宽度大于所述第二主要间隔件的第二宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611094963.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构和CMOS晶体管的形成方法
- 下一篇：一种半导体器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
