[发明专利]一种用于嵌入式处理器扩展DVI显示输出的电路及方法有效

专利信息
申请号: 201611099475.6 申请日: 2016-12-05
公开(公告)号: CN106648507B 公开(公告)日: 2020-02-14
发明(设计)人: 王振伟;赵元伟;刘光;李明利;郭晓光 申请(专利权)人: 中国航空工业集团公司洛阳电光设备研究所
主分类号: G06F3/14 分类号: G06F3/14;G06F13/28;G06F15/78
代理公司: 61204 西北工业大学专利中心 代理人: 陈星
地址: 471099 *** 国省代码: 河南;41
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种用于嵌入式处理器扩展DVI显示输出的电路及方法。通过在嵌入式处理器运行内存中开辟一段存储区域作为显示帧存,通过PCIe总线以Bus Master DMA方式进行逐像素逐行传输至FPGA;充分发挥FPGA流水化处理的特性,通过FPGA实现数据串并转换、有效像素数据的提取,并根据设定分辨率输出符合VESA标准的RGB并行视频数据时序,最后将并行RGB视频数据通过一个DVI编码芯片,实现嵌入式处理器扩展DVI视频显示输出。解决了在头盔显示器中通过嵌入式处理器处理生成的视频图像无法通过DVI显示输出的问题。
搜索关键词: 嵌入式处理器 输出 并行视频数据 有效像素数据 流水化处理 头盔显示器 编码芯片 存储区域 视频图像 视频显示 时序 数据串 显示帧 分辨率 像素 逐行 内存 并行 电路 传输 转换
【主权项】:
1.一种用于嵌入式处理器扩展DVI显示输出的电路,其特征在于:由嵌入式处理器,FPGA芯片和DVI编码芯片组成;所述嵌入式处理器不具有视频输出接口;/n嵌入式处理器处理生成的图像画面数据存入在内存中开辟的指定的帧缓存区域;嵌入式处理器控制FPGA芯片通过PCIe总线以Bus Master DMA方式从嵌入式处理器内存中指定的帧缓存区域逐像素读取数据;FPGA芯片实现数据串并转换及提取有效像素数据,并根据设定的分辨率按照VESA标准的输出RGB并行视频数据;FPGA芯片输出的RGB并行视频数据通过DVI编码芯片实现DVI视频数据的输出。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司洛阳电光设备研究所,未经中国航空工业集团公司洛阳电光设备研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201611099475.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top