[发明专利]一种基于FPGA的千兆TTE端系统控制器

摘要

本发明公开了一种基于FPGA的千兆TTE端系统控制器，包含主处理器、FPGA电路、电源电路和千兆PHY电路，主处理器将TT数据、RC数据、BE数据输入FPGA电路；FPGA电路按照优先级对TT、RC、BE进行协议处理，在同步时钟计时到TT时间片的起始时刻点时读取TT帧调度发送；在同步时钟计时到RT时间片时读取RC帧、BE帧调度发送；所述千兆PHY电路用于实现了物理层功能。本发明实现了具有故障容忍的网络时钟同步基础上建立的时间触发传输机制，可在一定程度上提高数据通信的时间确定性、实时性、可靠性和安全性，同时支持事件类型消息传输，满足不同实时性要求等级的应用场合。

主权项

1.一种基于FPGA的千兆TTE端系统控制器，包含主处理器、FPGA电路和千兆PHY电路，其特征在于所述FPGA电路包含TT帧调度信息缓冲区、RC帧调度信息缓冲区、BE帧调度信息缓冲区、MAC层调度TT帧缓冲区、MAC层调度RC帧缓冲区、MAC层调度BE帧缓冲区、协议处理软件和通信调度软件；所述主处理器将TT消息输入到TT帧调度信息缓冲区，将RC消息输入到RC帧调度信息缓冲区，将BE消息输入到BE帧调度信息缓冲区；所述协议栈软件在进入发送调度进程时，优先查询TT帧调度信息缓冲区，根据调度信息缓冲区获取的VLID参数信息索引到对应的TT帧虚拟链路缓冲区，读取该TT消息进行UDP和IP协议栈处理后拷贝传送到MAC层调度TT帧缓冲区；如果TT帧调度信息缓冲区为空，则查询RC帧调度信息缓冲区，如果非空则根据RC帧调度信息缓冲区获取的VLID参数信息索引到对应的RC帧虚拟链路缓冲区，读取该RC消息进行UDP和IP协议栈处理后拷贝传送到MAC层调度RC帧缓冲区；如果TT帧调度信息缓冲区和RC帧调度信息缓冲区均为空，则查询BE帧调度信息缓冲区，如果BE帧调度信息缓冲区非空，则对BE消息进行UDP和IP协议栈处理后拷贝传送到MAC层调度BE帧缓冲区；所述通信调度软件用于在同步时钟计时到TT时间片的起始时刻点时从MAC层调度TT帧缓冲区读取TT帧调度发送；在同步时钟计时到RT时间片时从MAC层调度RC帧缓冲区读取RC帧、从MAC层调度BE帧缓冲区读取BE帧调度发送；所述千兆PHY电路用于实现物理层功能。