[发明专利]一种基于FPGA实现稀疏化GRU神经网络的硬件加速器及方法有效
| 申请号： | 201611105597.1 | 申请日： | 2016-12-05 |
| 公开（公告）号： | CN107229967B | 公开（公告）日： | 2021-06-15 |
| 发明（设计）人： | 谢东亮;韩松;单羿 | 申请（专利权）人： | 赛灵思公司 |
| 主分类号： | G06N3/04 | 分类号： | G06N3/04;G06N3/063 |
| 代理公司： | 北京卓孚律师事务所 11821 | 代理人： | 任宇 |
| 地址： | 美国加利福尼亚*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种用于实现稀疏化GRU神经网络的装置，包括：输入接收单元，用于接收多个输入向量，并将多个输入向量分配到多个计算单元；多个计算单元，从所述输入接受单元获取输入向量，读取神经网络权值矩阵数据，将其解码后与输入向量进行矩阵运算，并将矩阵运算结果输出至隐含层状态计算模块；隐含层状态计算模块，从所述计算单元PE获取矩阵运算结果，计算出隐含层状态；控制单元，用于进行全局控制。另一方面，本发明提出一种通过迭代实现稀疏GRU神经网络的方法。 | ||
| 搜索关键词： | 一种 基于 fpga 实现 稀疏 gru 神经网络 硬件 加速器 方法 | ||
【主权项】：
一种用于实现稀疏化GRU神经网络的装置，包括：输入接收单元，用于接收多个输入向量，并将多个输入向量分配到多个计算单元；多个计算单元，从所述输入接受单元获取输入向量，读取神经网络权值矩阵数据，将其解码后与输入向量进行矩阵运算，并将矩阵运算结果输出至隐含层状态计算模块；隐含层状态计算模块，从所述计算单元PE获取矩阵运算结果，计算出隐含层状态；控制单元，用于进行全局控制。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛灵思公司，未经赛灵思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611105597.1/，转载请声明来源钻瓜专利网。
