[发明专利]一种对闪存单元收缩验证的方法有效
| 申请号： | 201611110711.X | 申请日： | 2016-12-06 |
| 公开（公告）号： | CN106601644B | 公开（公告）日： | 2019-07-02 |
| 发明（设计）人： | 王礼维;丁枝秀;喻旭芳;骆怡 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66;G06F17/50 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种对闪存单元收缩验证方法，应用于芯片版图中对闪存单元的收缩处理，芯片版图包括多个原闪存单元组成的多个原存储阵列，其特征在于，包括以下步骤：步骤S1、设置一收缩处理的新闪存单元，并将新闪存单元替换芯片版图上的原闪存单元，以形成多个新存储阵列；步骤S2、提供一组预定器件对每个原存储阵列与对应的每个新存储阵列之间形成的预定面积差进行填充，以形成一预定规格芯片版图；步骤S3、根据预定规格芯片版图制备对应的芯片。其技术方案的有益效果在于，对原芯片版图中的原闪存单元收缩处理后的闪存单元进行验证，采用虚拟组件填充原存储阵列和新存储阵列之间形成的面积差，以实现对新存储阵列的整体测试。 | ||
| 搜索关键词： | 一种 闪存 单元 收缩 验证 方法 | ||
【主权项】：
1.一种对闪存单元收缩验证的方法，应用于芯片版图中对闪存单元的收缩处理，所述芯片版图包括多个原闪存单元组成的多个原存储阵列，其特征在于，包括以下步骤：步骤S1、设置一收缩处理的新闪存单元，并将所述新闪存单元替换所述芯片版图上的所述原闪存单元，以形成多个新存储阵列；步骤S2、提供一组预定器件对每个所述原存储阵列与对应的每个所述新存储阵列之间形成的预定面积差进行填充，以形成一预定规格芯片版图；其中，所述预定器件为虚拟器件；步骤S3、根据所述预定规格芯片版图制备对应的芯片；步骤S4、对上述对应的芯片进行整体测试验证。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611110711.X/，转载请声明来源钻瓜专利网。
- 上一篇：芯片的MOS工艺角的测量方法、装置和系统
- 下一篇：一种测试结构及其布设方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
