[发明专利]一种垂直纳米线MOSFET及其制造方法有效
| 申请号： | 201611112523.0 | 申请日： | 2016-12-07 |
| 公开（公告）号： | CN106711227B | 公开（公告）日： | 2019-11-08 |
| 发明（设计）人： | 尹晓艮;朱慧珑;万光星;张永奎 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/775;H01L21/335;H01L21/336;H01L29/06 |
| 代理公司： | 北京华沛德权律师事务所 11302 | 代理人： | 房德权 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种垂直纳米线MOSFET的制造方法，包括：提供生长有第一层、第二层、第三层和第四层外延层的半导体衬底，其中，所述第一层、第二层和第三层为半导体材料,第二层不同于第一层和第三层；对所述第二层进行刻蚀，使得第二层相对于第一层和第三层凹入而成为沟道区；在凹入的沟道区的侧壁上沉积高K介质层和栅电极材料层，并进行进一步刻蚀使其形成位于第一层和第三层之间的栅极。本发明提供的器件，用以解决现有技术中垂直纳米线MOSFET制造方法，存在的栅长不易控制的技术问题。实现了提高栅长控制精度和减少栅与源漏之间的寄生电容的技术效果。 | ||
| 搜索关键词： | 第三层 第一层 垂直纳米线 沟道区 刻蚀 栅长 半导体材料 制造 栅电极材料层 高K介质层 技术效果 寄生电容 凹入的 外延层 凹入 侧壁 沉积 衬底 源漏 半导体 行进 生长 | ||
【主权项】：
1.一种垂直纳米线MOSFET的制造方法，其特征在于，包括：提供生长有外延层的半导体衬底，所述外延层包括：依次生长在所述半导体衬底上的第一层、第二层、第三层和第四层，其中，所述第一层、第二层和第三层为半导体材料,其中第二层不同于第一层和第三层；对所述第二层进行刻蚀，使得第二层相对于第一层和第三层凹入而成为沟道区；在凹入的沟道区的侧壁上沉积高K介质层和栅电极材料层，并进行进一步刻蚀使其形成位于第一层和第三层之间的栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611112523.0/，转载请声明来源钻瓜专利网。
- 上一篇：基于人工智能的语音处理方法及装置
- 下一篇：油田落地原油回收装置
- 同类专利
- 专利分类
